| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-16页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.2.1 扩频解扩技术研究现状 | 第11-12页 |
| 1.2.2 调制解调技术研究现状 | 第12-13页 |
| 1.2.3 整形技术研究现状 | 第13-14页 |
| 1.3 论文主要研究内容和章节安排 | 第14页 |
| 1.4 本章小结 | 第14-16页 |
| 2 可编程数字基带系统方案及技术改进设计 | 第16-28页 |
| 2.1 数字基带发射端设计 | 第17-19页 |
| 2.1.1 串并转换模块设计 | 第17页 |
| 2.1.2 扩频模块设计 | 第17-19页 |
| 2.1.3 调制模块设计 | 第19页 |
| 2.1.4 波形整形模块设计 | 第19页 |
| 2.2 数字基带接收端设计 | 第19-22页 |
| 2.2.1 解调模块设计 | 第20页 |
| 2.2.2 解扩模块设计 | 第20-21页 |
| 2.2.3 并串转换模块设计 | 第21-22页 |
| 2.3 技术改进设计 | 第22-26页 |
| 2.3.1 GMSK调制模块设计 | 第22-24页 |
| 2.3.2 高斯波波整形模块设计 | 第24-25页 |
| 2.3.3 可编程化设计 | 第25-26页 |
| 2.3.4 快速鉴相的锁相环设计 | 第26页 |
| 2.4 本章小结 | 第26-28页 |
| 3 基于System Vue的可编程数字基带仿真设计 | 第28-44页 |
| 3.1 可编程数字基带发送端仿真设计 | 第28-35页 |
| 3.1.1 串并转换模块仿真设计 | 第28-29页 |
| 3.1.2 扩频模块仿真设计 | 第29-31页 |
| 3.1.3 调制模块仿真设计 | 第31-33页 |
| 3.1.4 高斯波整形模块仿真设计 | 第33-35页 |
| 3.2 可编程数字基带接收端设计 | 第35-40页 |
| 3.2.1 高斯波逆整形模块仿真设计 | 第35-37页 |
| 3.2.2 GMSK解调模块仿真设计 | 第37-38页 |
| 3.2.3 解扩模块仿真设计 | 第38-39页 |
| 3.2.4 并串转换模块仿真设计 | 第39-40页 |
| 3.3 可编程化设计 | 第40-41页 |
| 3.4 系统仿真发送端和接收端总结 | 第41-43页 |
| 3.4.1 可编程数字基带发送端仿真总结 | 第41-42页 |
| 3.4.2 可编程数字基带接收端仿真总结 | 第42-43页 |
| 3.5 本章小结 | 第43-44页 |
| 4 可编程数字基带的FPGA设计 | 第44-68页 |
| 4.1 可编程数字基带发送端的FPGA设计 | 第44-56页 |
| 4.1.1 串并转换模块FPGA设计 | 第44-45页 |
| 4.1.2 扩频模块的FPGA设计 | 第45-47页 |
| 4.1.3 调制模块的FPGA设计 | 第47-54页 |
| 4.1.4 波形整形模块的FPGA设计 | 第54-56页 |
| 4.2 可编程数字基带接收端的FPGA设计 | 第56-64页 |
| 4.2.1 波形逆整形模块的FPGA设计 | 第56-58页 |
| 4.2.2 解调模块的FPGA设计 | 第58-61页 |
| 4.2.3 解扩模块的FPGA设计 | 第61-62页 |
| 4.2.4 并串转换模块的FPGA设计 | 第62-64页 |
| 4.3 系统可编程化设计 | 第64-65页 |
| 4.4 快速鉴相算法的设计 | 第65-67页 |
| 4.5 本章小结 | 第67-68页 |
| 5 下载验证及性能分析 | 第68-76页 |
| 5.1 下载验证 | 第68-73页 |
| 5.1.1 发送端验证 | 第69-71页 |
| 5.1.2 接收端验证 | 第71-73页 |
| 5.2 系统性能分析 | 第73-75页 |
| 5.2.1 信道特性分析 | 第73-74页 |
| 5.2.2 资源消耗 | 第74-75页 |
| 5.3 本章小结 | 第75-76页 |
| 结论 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 附录 | 第81-84页 |
| 攻读硕士学位期间学术成果情况 | 第84-85页 |
| 致谢 | 第85页 |