基于RapidIO的高速数据传输系统的设计与研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题的研究背景及意义 | 第8-9页 |
| 1.2 新兴互联技术的比较 | 第9-10页 |
| 1.3 国内外研究现状 | 第10-12页 |
| 1.4 论文研究内容及结构安排 | 第12-14页 |
| 第2章 Rapid IO技术 | 第14-24页 |
| 2.1 Rapid IO体系规范 | 第14-15页 |
| 2.2 Rapid IO包格式和事务传送 | 第15-17页 |
| 2.3 Rapid IO协议分析 | 第17-23页 |
| 2.3.1 逻辑层规范 | 第17-19页 |
| 2.3.2 传输层规范 | 第19-20页 |
| 2.3.3 物理层规范 | 第20-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 Rapid IO协议的实现 | 第24-40页 |
| 3.1 逻辑层和传输层模块 | 第24-30页 |
| 3.1.1 发送Tx模块 | 第25-26页 |
| 3.1.2 接收Rx模块 | 第26-27页 |
| 3.1.3 维护模块和缓冲模块 | 第27-29页 |
| 3.1.4 Altera IP核逻辑层和传输层 | 第29-30页 |
| 3.2 串行物理层模块 | 第30-39页 |
| 3.2.1 CRC校验 | 第30-33页 |
| 3.2.28B/10B传输码 | 第33-35页 |
| 3.2.3 空闲序列 | 第35页 |
| 3.2.4 通道同步 | 第35-37页 |
| 3.2.5 通道对齐 | 第37-38页 |
| 3.2.6 通道初始化状态机 | 第38-39页 |
| 3.2.7 Altera IP核物理层 | 第39页 |
| 3.3 本章小结 | 第39-40页 |
| 第4章 高速数据传输系统设计与仿真 | 第40-56页 |
| 4.1 硬件平台电路设计 | 第40-46页 |
| 4.1.1 设计软件选择 | 第40-41页 |
| 4.1.2 FPGA芯片选择 | 第41页 |
| 4.1.3 电源模块 | 第41-43页 |
| 4.1.4 时钟模块 | 第43-44页 |
| 4.1.5 FPGA电路 | 第44-46页 |
| 4.1.6 接口电路 | 第46页 |
| 4.2 高速信号完整性分析 | 第46-49页 |
| 4.2.1 传输线 | 第46-47页 |
| 4.2.2 串扰 | 第47-48页 |
| 4.2.3 反射 | 第48-49页 |
| 4.3 原理图仿真 | 第49-55页 |
| 4.3.1 传输线性能仿真 | 第50-52页 |
| 4.3.2 串扰性能仿真 | 第52-55页 |
| 4.4 本章小结 | 第55-56页 |
| 第5章 高速PCB设计与系统仿真验证 | 第56-71页 |
| 5.1 高速PCB设计 | 第56-62页 |
| 5.1.1 叠层设计 | 第57-59页 |
| 5.1.2 PCB板的设计 | 第59-62页 |
| 5.2 板级仿真及PCB制作 | 第62-65页 |
| 5.2.1 时钟信号仿真 | 第62-64页 |
| 5.2.2 PCB板模型提取仿真 | 第64-65页 |
| 5.2.3 PCB制作 | 第65页 |
| 5.3 Rapid IO通信仿真 | 第65-69页 |
| 5.3.1 系统初始化 | 第66页 |
| 5.3.2 维护事务 | 第66-68页 |
| 5.3.3 NREAD事务 | 第68页 |
| 5.3.4 NWRITE事务 | 第68-69页 |
| 5.3.5 系统分析验证 | 第69页 |
| 5.4 本章小结 | 第69-71页 |
| 结束 语 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 个人简历 | 第75页 |
