| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第9-10页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 信道编码的发展 | 第13-14页 |
| 1.2 LDPC码的研究现状 | 第14-15页 |
| 1.3 GPU通用计算的发展 | 第15-17页 |
| 1.4 本文研究工作及内容安排 | 第17-19页 |
| 第二章 基于CUDA的GPU通用计算 | 第19-29页 |
| 2.1 GPU通用计算的提出 | 第19-21页 |
| 2.1.1 GPU和CPU | 第19页 |
| 2.1.2 CUDA平台的提出 | 第19-20页 |
| 2.1.3 GPU和FPGA | 第20-21页 |
| 2.2 CUDA平台的硬件系统 | 第21-25页 |
| 2.2.1 GPU的线程块结构 | 第21-22页 |
| 2.2.2 GPU的存储架构 | 第22-24页 |
| 2.2.3 GPU的计算单元 | 第24-25页 |
| 2.3 CUDA平台的软件体系 | 第25-27页 |
| 2.3.1 CUDA开发环境 | 第25页 |
| 2.3.2 CUDA程序的执行流程 | 第25页 |
| 2.3.3 CUDA程序和优化 | 第25-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 LDPC码及其编译码原理 | 第29-41页 |
| 3.1 线性分组码的理论基础 | 第29-30页 |
| 3.2 LDPC码的基本原理 | 第30-32页 |
| 3.2.1 LDPC码的两种常见表示法 | 第30-32页 |
| 3.3 LDPC码的编码原理 | 第32-35页 |
| 3.3.1 校验矩阵的构造 | 第33-34页 |
| 3.3.2 LDPC码的编码方式 | 第34-35页 |
| 3.4 LDPC码的译码原理 | 第35-39页 |
| 3.4.1 译码算法的种类 | 第35页 |
| 3.4.2 硬判决译码算法 | 第35-36页 |
| 3.4.3 和积译码算法 | 第36-38页 |
| 3.4.4 最小和译码算法和改进算法 | 第38-39页 |
| 3.4.5 各种译码算法性能的比较 | 第39页 |
| 3.5 本章小结 | 第39-41页 |
| 第四章 LDPC码译码器的CUDA实现 | 第41-57页 |
| 4.1 CUDA实现的硬件环境 | 第41-43页 |
| 4.2 并行归一化MSA译码的CUDA实现 | 第43-48页 |
| 4.2.1 仿真模型 | 第46-47页 |
| 4.2.2 并行译码器的CUDA实现 | 第47-48页 |
| 4.3 并行译码的正确性验证 | 第48-49页 |
| 4.4 并行译码的速度分析 | 第49-54页 |
| 4.4.1 采用不同译码并行度的加速分析 | 第50-51页 |
| 4.4.2 采用校验矩阵H的不同存储方式的加速分析 | 第51-52页 |
| 4.4.3 采用不同线程数量的加速分析 | 第52-53页 |
| 4.4.4 采用多码字并行译码的加速分析 | 第53-54页 |
| 4.5 本章小结 | 第54-57页 |
| 第五章 结论和展望 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63-65页 |
| 作者简介 | 第65-66页 |