| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 引言 | 第16页 |
| 1.2 低速率语音编码技术 | 第16-17页 |
| 1.3 基音检测技术 | 第17-19页 |
| 1.4 课题的研究背景与意义 | 第19-20页 |
| 1.5 课题的研究现状 | 第20页 |
| 1.6 本文主要内容与结构安排 | 第20-22页 |
| 第二章 MELP基音检测算法 | 第22-30页 |
| 2.1 MELP算法概述 | 第22-24页 |
| 2.1.1 MELP算法主要特征 | 第22-23页 |
| 2.1.2 MELP算法编解码流程 | 第23-24页 |
| 2.2 MELP基音检测算法 | 第24-30页 |
| 2.2.1 整数基音周期的粗估算 | 第24-25页 |
| 2.2.2 分数基音周期的细计算 | 第25-26页 |
| 2.2.3 最终基音周期的计算 | 第26-30页 |
| 第三章 FPGA及ASMD图 | 第30-38页 |
| 3.1 FPGA概述 | 第30-32页 |
| 3.1.1 FPGA简介 | 第30页 |
| 3.1.2 FPGA工作原理 | 第30-31页 |
| 3.1.3 FPGA设计方法与思想 | 第31-32页 |
| 3.2 有限状态机与ASMD图 | 第32-38页 |
| 3.2.1 有限状态机 | 第33-34页 |
| 3.2.2 ASMD图 | 第34-38页 |
| 第四章 MELP基音检测算法的FPGA实现 | 第38-76页 |
| 4.1 软硬件工具 | 第38-39页 |
| 4.1.1 Vivado集成开发环境 | 第38页 |
| 4.1.2 ZedBoard开发板 | 第38-39页 |
| 4.2 基本设计方法 | 第39-40页 |
| 4.3 基本运算单元的FPGA实现 | 第40-46页 |
| 4.3.1 加法器的实现 | 第40-43页 |
| 4.3.2 乘法器的实现 | 第43-44页 |
| 4.3.3 移位器的实现 | 第44-46页 |
| 4.4 常用计算模块的FPGA实现 | 第46-56页 |
| 4.4.1 乘加模块的实现 | 第46-49页 |
| 4.4.2 平方和计算模块的实现 | 第49-52页 |
| 4.4.3 内积计算模块的实现 | 第52-56页 |
| 4.5 主要功能模块的FPGA实现 | 第56-71页 |
| 4.5.1 整数基音周期粗估算模块的实现 | 第56-61页 |
| 4.5.2 分数基音周期细计算模块的实现 | 第61-66页 |
| 4.5.3 最终基音周期计算模块的实现 | 第66-71页 |
| 4.6 基音检测算法整体的FPGA实现 | 第71-76页 |
| 第五章 性能分析 | 第76-78页 |
| 5.1 FPGA设计的性能评价 | 第76页 |
| 5.2 面积性能分析 | 第76-77页 |
| 5.2.1 高层次综合工具Vivado HLS | 第76页 |
| 5.2.2 本文实现与Vivado HLS实现的面积性能对比 | 第76-77页 |
| 5.3 速度性能分析 | 第77页 |
| 5.4 结果性能分析 | 第77-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 6.1 本文工作总结 | 第78页 |
| 6.2 后续工作展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86-87页 |