12位高速A/D转换器架构研究及关键电路设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 引言 | 第16-21页 |
| 1.1 研究背景及意义 | 第16-18页 |
| 1.2 高速模数转换器国内外研究现状 | 第18-19页 |
| 1.3 论文组织结构和主要工作 | 第19-21页 |
| 第二章 ADC基本原理及各类高速ADC架构比较 | 第21-29页 |
| 2.1 模数转换器的基本原理 | 第21页 |
| 2.2 模数转换器的主要性能指标 | 第21-23页 |
| 2.3 高速模数转换器架构及性能比较 | 第23-29页 |
| 2.3.1 全并行模数转换器 | 第23-24页 |
| 2.3.2 两步式模数转换器 | 第24-25页 |
| 2.3.3 流水线型模数转换器 | 第25-26页 |
| 2.3.4 折叠插值型模数转换器 | 第26-27页 |
| 2.3.5 高速模数转换器的性能比较与总结 | 第27-29页 |
| 第三章 折叠插值ADC非理想效应分析及架构设计 | 第29-44页 |
| 3.1 折叠插值的非理想效应 | 第29-38页 |
| 3.1.1 预放大的非理想效应 | 第29-33页 |
| 3.1.2 折叠器的非理想效应 | 第33-35页 |
| 3.1.3 插值电路的非理想效应 | 第35-38页 |
| 3.2 12位折叠插值模数转换器架构设计 | 第38-44页 |
| 3.2.1 整体架构 | 第38-40页 |
| 3.2.2 子折叠插值模块的设计和参数的选择 | 第40页 |
| 3.2.3 级间流水折叠内插 | 第40-44页 |
| 第四章 12位折叠插值ADC行为级建模及仿真 | 第44-63页 |
| 4.1 模拟硬件描述语言Verilog-A | 第44-45页 |
| 4.2 预放大器的建模及仿真 | 第45-48页 |
| 4.3 级联折叠器的建模及仿真 | 第48-50页 |
| 4.4 级间采保的建模及仿真 | 第50-53页 |
| 4.4.1 级间采保的设计 | 第50-52页 |
| 4.4.2 级间采保行为级建模及仿真 | 第52-53页 |
| 4.5 比较器的建模及仿真 | 第53-56页 |
| 4.5.1 比较器的设计 | 第53-55页 |
| 4.5.2 比较器建模及仿真 | 第55-56页 |
| 4.6 12位高速折叠插值ADC整体模型及仿真 | 第56-58页 |
| 4.7 非理想性能仿真 | 第58-63页 |
| 4.7.1 加入预放大器输入失调 | 第58-59页 |
| 4.7.2 加入折叠器输入失调 | 第59-60页 |
| 4.7.3 加入插值增益失调 | 第60-63页 |
| 第五章 12位折叠插值ADC关键电路设计 | 第63-68页 |
| 5.1 预放大器的设计 | 第63-65页 |
| 5.2 级联折叠器的设计 | 第65-68页 |
| 第六章 总结与展望 | 第68-71页 |
| 6.1 总结 | 第68-69页 |
| 6.2 展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第75页 |
