时间交织ADC全数字校准算法的研究与设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 研究背景及意义 | 第17-19页 |
| 1.2 时间交织ADC的误差校准技术 | 第19-21页 |
| 1.3 论文的主要内容及组织结构 | 第21-23页 |
| 第二章 TIADC原理及误差分析 | 第23-39页 |
| 2.1 设计性能指标 | 第23-27页 |
| 2.1.1 静态性能指标 | 第23-25页 |
| 2.1.2 动态性能指标 | 第25-27页 |
| 2.2 TIADC工作的基本原理 | 第27-30页 |
| 2.3 TIADC通道间的误差分析 | 第30-38页 |
| 2.3.1 失调误差 | 第32-33页 |
| 2.3.2 增益误差 | 第33-34页 |
| 2.3.3 时间误差 | 第34-35页 |
| 2.3.4 失配误差的综合分析 | 第35-38页 |
| 2.4 小结 | 第38-39页 |
| 第三章 TIADC时间误差校准算法的研究 | 第39-68页 |
| 3.1 基于通道互相关的时间误差估计算法 | 第39-43页 |
| 3.1.1 通道互相关的时间误差估计原理 | 第39-42页 |
| 3.1.2 时间误差估计模型 | 第42-43页 |
| 3.1.3 仿真与分析 | 第43页 |
| 3.2 基于泰勒级数展开的时间误差补偿算法 | 第43-54页 |
| 3.2.1 一阶时间误差补偿技术 | 第44-47页 |
| 3.2.2 传统高阶时间误差补偿技术 | 第47-50页 |
| 3.2.3 改进高阶时间误差补偿技术 | 第50-54页 |
| 3.3 时间误差校准算法的限制及改进 | 第54-62页 |
| 3.3.1 现象与解释 | 第54-57页 |
| 3.3.2 输入信号频率判断 | 第57-62页 |
| 3.4 校准算法的行为级仿真 | 第62-67页 |
| 3.5 小结 | 第67-68页 |
| 第四章 时间误差校准算法的实现与验证 | 第68-85页 |
| 4.1 算法的RTL级设计 | 第68-72页 |
| 4.2 算法的功能仿真及验证 | 第72-74页 |
| 4.3 算法的FPGA验证 | 第74-77页 |
| 4.4 算法的ASIC实现 | 第77-83页 |
| 4.4.1 校准算法的DC综合 | 第77-79页 |
| 4.4.2 校准算法的DC综合后仿真 | 第79-81页 |
| 4.4.3 校准算法的PT功耗分析 | 第81页 |
| 4.4.4 校准算法的自动布局布线 | 第81-83页 |
| 4.5 校准算法的多层次验证结果分析 | 第83-84页 |
| 4.6 小结 | 第84-85页 |
| 第五章 总结与展望 | 第85-86页 |
| 5.1 论文工作总结 | 第85页 |
| 5.2 后续研究展望 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第90页 |
