| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景 | 第16-19页 |
| 1.1.1 面向高密度计算的异构多核片上系统技术 | 第16页 |
| 1.1.2 异构多核片上系统结构的复杂性 | 第16-17页 |
| 1.1.3 常规软硬件仿真工具的局限性 | 第17页 |
| 1.1.4 多核片上系统模拟器的国内外研究现状 | 第17-19页 |
| 1.2 研究意义 | 第19页 |
| 1.3 主要工作 | 第19-20页 |
| 1.4 课题来源 | 第20页 |
| 1.5 论文组织结构 | 第20-22页 |
| 第二章 异构多核片上系统与处理器模拟器技术简介 | 第22-30页 |
| 2.1 目标异构多核片上系统 | 第22-25页 |
| 2.1.1 系统功能 | 第22页 |
| 2.1.2 系统架构 | 第22-25页 |
| 2.2 处理器模拟器技术概述 | 第25-29页 |
| 2.2.1 单核处理器模拟器技术 | 第26-28页 |
| 2.2.2 多核处理器模拟器技术 | 第28-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 模拟器的设计与实现 | 第30-71页 |
| 3.1 模拟器框架 | 第30-35页 |
| 3.1.1 模拟器输入 | 第30-33页 |
| 3.1.2 模拟器输出 | 第33-34页 |
| 3.1.3 系统主体 | 第34-35页 |
| 3.1.4 模拟器的其他非模块功能实现 | 第35页 |
| 3.2 运算模块 | 第35-48页 |
| 3.2.1 通用浮点运算单元 | 第36-45页 |
| 3.2.2 快速浮点运算单元 | 第45-48页 |
| 3.3 存储模块 | 第48-50页 |
| 3.3.1 主存储器 | 第48-49页 |
| 3.3.2 数据通道 | 第49-50页 |
| 3.4 通信模块 | 第50-51页 |
| 3.5 数据层模块系统集成 | 第51-53页 |
| 3.5.1 系统数据层集成模块实例 | 第51页 |
| 3.5.2 PU和DC编号-位置查询容器 | 第51页 |
| 3.5.3 单元与NoC信息交换函数及NI数据传输任务配置函数 | 第51-52页 |
| 3.5.4 系统数据层的周期封装函数 | 第52-53页 |
| 3.6 控制模块 | 第53-63页 |
| 3.6.1 主任务管理器 | 第53-56页 |
| 3.6.2 单元任务管理器 | 第56-63页 |
| 3.7 系统结构初始化 | 第63-66页 |
| 3.7.1 NoC地址位宽扩展 | 第64页 |
| 3.7.2 通信模块初始化 | 第64-65页 |
| 3.7.3 运算模块初始化和存储模块初始化 | 第65页 |
| 3.7.4 控制模块初始化 | 第65-66页 |
| 3.8 模拟结果可视化 | 第66-68页 |
| 3.8.1 运算数据记录 | 第67页 |
| 3.8.2 运行周期统计 | 第67页 |
| 3.8.3 多核并行度统计 | 第67-68页 |
| 3.8.4 网络占用率统计 | 第68页 |
| 3.9 混合精度运算单元切换 | 第68-70页 |
| 3.9.1 混合精度运算单元切换规则 | 第68页 |
| 3.9.2 运行时精度切换实现 | 第68-70页 |
| 3.10 本章小结 | 第70-71页 |
| 第四章 实验分析 | 第71-81页 |
| 4.1 实验环境 | 第71页 |
| 4.2 功能验证实验 | 第71-75页 |
| 4.2.1 运算数据正确性测试 | 第72-73页 |
| 4.2.2 运算周期统计正确性测试 | 第73页 |
| 4.2.3 多核并行度统计正确性测试 | 第73页 |
| 4.2.4 网络占用率统计正确性测试 | 第73-74页 |
| 4.2.5 矩阵求逆实验 | 第74-75页 |
| 4.3 性能分析实验 | 第75-79页 |
| 4.3.1 不同规模系统仿真时间与内存消耗分析 | 第75-78页 |
| 4.3.2 与ModelSim仿真时间对比 | 第78-79页 |
| 4.4 混合精度运算单元切换加速与误差分析实验 | 第79页 |
| 4.5 本章小结 | 第79-81页 |
| 第五章 总结与展望 | 第81-82页 |
| 5.1 总结 | 第81页 |
| 5.2 展望 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第85页 |