基于动态部分可重构技术的软硬件任务协同调度研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景 | 第10-11页 |
| ·研究的目的和意义 | 第11-12页 |
| ·本文的组织结构 | 第12-14页 |
| 第二章 可重构计算相关概念 | 第14-25页 |
| ·可重构计算概念与原理 | 第14-17页 |
| ·动态可重构与静态可重构 | 第14-16页 |
| ·可重构计算系统耦合度 | 第16-17页 |
| ·现场可编程门阵列(FPGA)简介 | 第17-25页 |
| ·FPGA的编程技术 | 第18-19页 |
| ·FPGA内部基本逻辑结构 | 第19-21页 |
| ·FPGA配置帧格式 | 第21-23页 |
| ·FPGA配置方式 | 第23-25页 |
| 第三章 动态部分可重构SOPC设计与实现 | 第25-40页 |
| ·动态部分可重构技术研究 | 第25-31页 |
| ·动态部分可重构技术设计方式 | 第25-30页 |
| ·一维与二维可重构研究比较 | 第30-31页 |
| ·DPR-SOPC系统框架设计 | 第31-33页 |
| ·DPR-SOPC软硬件协同设计实现流程 | 第32-33页 |
| ·DPR-SOPC中硬件任务调度设计与实现 | 第33-40页 |
| ·DPR-SOPC基本硬件构架搭建 | 第34-36页 |
| ·DPR-SOPC中硬件任务调度实现流程 | 第36-38页 |
| ·硬件任务软件控制部分 | 第38-40页 |
| 第四章 软硬件任务协同调度研究与实现 | 第40-50页 |
| ·μC/OS-Ⅱ实时操作系统简介 | 第40页 |
| ·μC/OS-Ⅱ在POWERPC405上的移植 | 第40-43页 |
| ·DPR-SOPC软硬件任务协同调度实现 | 第43-50页 |
| ·DPR-SOPC硬件任务定义 | 第43页 |
| ·DPR-SOPC软硬件任务的区别 | 第43-44页 |
| ·DPR-SOPC软硬件任务协同调度研究的意义 | 第44-45页 |
| ·DPR-SOPC软硬件任务状态及状态的转换 | 第45-46页 |
| ·DPR-SOPC软硬件任务调度原则 | 第46-47页 |
| ·DPR-SOPC软硬件任务协同调度方法 | 第47-50页 |
| 第五章 基于DPR-SOPC软硬件协同调度容错 | 第50-57页 |
| ·单粒子翻转 | 第50-52页 |
| ·单粒子翻转对FPGA的影响 | 第50-52页 |
| ·SEU缓和技术 | 第52-53页 |
| ·动态部分可重构技术对SEU错误的纠正 | 第53页 |
| ·软硬件协同调度缓和SEU错误 | 第53-57页 |
| ·容错自修复策略的实现流程 | 第54-56页 |
| ·容错延时分析 | 第56-57页 |
| 第六章 软硬件协同调度及容错性能分析 | 第57-64页 |
| ·实验设计 | 第57-59页 |
| ·DPR-SOPC性能分析 | 第59-62页 |
| ·资源利用率分析 | 第59-60页 |
| ·可重构配置时隙分析 | 第60-61页 |
| ·DPR-SOPC软硬件任务协同调度性能分析 | 第61-62页 |
| ·DPR-SOPC容错性能分析 | 第62-64页 |
| 第七章 总结与展望 | 第64-66页 |
| ·总结 | 第64-65页 |
| ·研究展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 附录 | 第71-72页 |
| 详细摘要 | 第72-75页 |
