基于FPGA和DSP的嵌入式多通道数据采集与处理系统
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第一章 绪论 | 第11-15页 |
| ·研究背景和意义 | 第11页 |
| ·国内外发展现状 | 第11-12页 |
| ·本论文的主要研究内容 | 第12-13页 |
| ·本论文的结构安排 | 第13-14页 |
| ·本章小结 | 第14-15页 |
| 第二章 系统总体方案设计 | 第15-19页 |
| ·系统设计目标 | 第15页 |
| ·系统总体结构 | 第15-17页 |
| ·数据采集模块方案设计 | 第16-17页 |
| ·数据处理模块方案设计 | 第17页 |
| ·系统的设计实现步骤 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 基于FPGA和USB的数据采集模块设计 | 第19-46页 |
| ·数据采集模块总体结构 | 第19页 |
| ·数据采集模块硬件设计 | 第19-32页 |
| ·电源设计 | 第20页 |
| ·FPGA最小系统 | 第20-24页 |
| ·信号调理电路 | 第24-25页 |
| ·采样定理和ADC的选型 | 第25-28页 |
| ·采样数据的存储 | 第28-30页 |
| ·USB接口设计 | 第30-32页 |
| ·FPGA的控制逻辑软件设计 | 第32-40页 |
| ·FPGA控制逻辑的总体设计 | 第32-33页 |
| ·时序逻辑电路时钟的产生 | 第33页 |
| ·多通道数据采样控制时序设计 | 第33-36页 |
| ·SRAM控制逻辑 | 第36-38页 |
| ·业稳态的消除 | 第38-40页 |
| ·USB固件程序的设计 | 第40-43页 |
| ·GPIF接口时序设计 | 第40-41页 |
| ·固件主程序的设计 | 第41-43页 |
| ·数据采集模块的PCB设计 | 第43-45页 |
| ·PCB的布局 | 第43-44页 |
| ·模拟地与数字地的分割 | 第44页 |
| ·PCB的绘制 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 基于DSP的数据处理模块设计 | 第46-61页 |
| ·改进的意义和方法 | 第46页 |
| ·DSP数据处理模块设计 | 第46-52页 |
| ·电源设计 | 第47-48页 |
| ·复位与时钟电路 | 第48-50页 |
| ·外围存储空间 | 第50-51页 |
| ·JTAG仿真下载接口 | 第51-52页 |
| ·FPGA与DSP的数据接口设计 | 第52-56页 |
| ·数据接口结构设计 | 第52-53页 |
| ·SRAM复用的逻辑控制 | 第53-56页 |
| ·DSP软件的设计 | 第56-60页 |
| ·DSP软件的总体设计 | 第56-57页 |
| ·DSP的初始化 | 第57页 |
| ·原始数据的获取 | 第57-58页 |
| ·数字信号处理流程 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 系统测试 | 第61-72页 |
| ·系统测试概况 | 第61页 |
| ·信号调理电路的测试 | 第61-62页 |
| ·FPGA控制逻辑测试 | 第62-63页 |
| ·系统整机测试 | 第63-71页 |
| ·测试信号来源 | 第63-64页 |
| ·基于FPGA和USB的数据采集模块的测试 | 第64-66页 |
| ·基于FPGA和DSP的数据采集与处理系统的测试 | 第66-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| ·总结 | 第72-73页 |
| ·展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 附录一 部分程序代码 | 第78-91页 |
| 附录二 数据采集模块PCB板图 | 第91-92页 |
| 攻读硕士学位期间发表的论文 | 第92-93页 |
| 致谢 | 第93页 |
