基于全局伪路径的SoC时序特性分析方法的研究
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-21页 |
| ·SoC概述 | 第11-13页 |
| ·SoC简介 | 第11-12页 |
| ·SoC的发展动态 | 第12-13页 |
| ·芯片设计中的定时分析模型和方法现状 | 第13-15页 |
| ·可重构的设计 | 第15-18页 |
| ·模块重用技术 | 第15-16页 |
| ·可重构设计方法介绍 | 第16-17页 |
| ·SoC平台化设计 | 第17-18页 |
| ·课题的意义及本文的主要工作 | 第18-21页 |
| ·课题提出的背景及意义 | 第18-20页 |
| ·本文的主要工作 | 第20-21页 |
| 第2章 SoC中的设计技术概述 | 第21-33页 |
| ·SoC设计技术简介 | 第21-28页 |
| ·SoC设计方法学 | 第21-23页 |
| ·SoC的自顶向下设计方式 | 第23-24页 |
| ·SoC设计中的关键技术 | 第24-28页 |
| ·SoC设计技术的发展趋势及挑战 | 第28-31页 |
| ·SoC设计技术的发展趋势 | 第28-29页 |
| ·SoC设计中的技术挑战 | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 第3章 时序分析的原理与方法 | 第33-44页 |
| ·数字集成电路的时序分析 | 第33-39页 |
| ·同步时序电路中的时序关系 | 第33-34页 |
| ·时序驱动的逻辑综合 | 第34-35页 |
| ·时序分析方法 | 第35-36页 |
| ·拓扑算法 | 第36-37页 |
| ·伪路径问题 | 第37-39页 |
| ·SoC设计中的时序约束 | 第39-41页 |
| ·单时钟同步电路的时序约束 | 第39-41页 |
| ·多时钟同步电路的时序约束 | 第41页 |
| ·异步电路中的时序处理 | 第41页 |
| ·逻辑电路中的竞争与冒险 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 SoC时序特性分析新方法 | 第44-56页 |
| ·模块依赖特性 | 第44-49页 |
| ·ModeChar方法 | 第44-45页 |
| ·AdvChar方法 | 第45-48页 |
| ·时序模块中的定时分析 | 第48-49页 |
| ·基于全局伪路径的时序分析新方法 | 第49-55页 |
| ·功能延迟分析 | 第49-50页 |
| ·全局伪路径 | 第50-53页 |
| ·GAdvChar方法 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第5章 算法实现及实验统计数据分析 | 第56-67页 |
| ·EDA仿真技术介绍 | 第56-58页 |
| ·EDA设计技术 | 第56-57页 |
| ·Matlab简介及在电路分析中的应用 | 第57-58页 |
| ·实现Matlab定时处理功能 | 第58-63页 |
| ·循环等待 | 第58-59页 |
| ·使用Matlab自带TIMER对象 | 第59页 |
| ·利用C-MEX DLL调用系统定时器 | 第59-63页 |
| ·实验结果 | 第63-66页 |
| ·实验软件系统的建立 | 第63页 |
| ·实验结果及分析 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间所发表的论文 | 第72-73页 |
| 致谢 | 第73页 |
