| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-11页 |
| ·课题的研究背景和意义 | 第8页 |
| ·研究现状 | 第8-9页 |
| ·课题可行性分析 | 第9页 |
| ·主要工作和论文结构 | 第9-11页 |
| 第二章 并行计算技术概述 | 第11-31页 |
| ·多线程技术 | 第11-18页 |
| ·线程 | 第11-12页 |
| ·设置线程属性 | 第12-14页 |
| ·线程的结构 | 第14-15页 |
| ·线程间通信 | 第15-16页 |
| ·同步机制 | 第16-18页 |
| ·线程绑定技术 | 第18-21页 |
| ·线程绑定技术概述 | 第18-19页 |
| ·进程绑定到核的实现方法 | 第19-21页 |
| ·CUDA 编程技术 | 第21-29页 |
| ·GPU 通用计算 | 第21-22页 |
| ·GPU 的发展历程 | 第22-23页 |
| ·CUDA 硬件架构和软件环境 | 第23-26页 |
| ·CUDA 的编程模型 | 第26-27页 |
| ·CUDA 通信机制 | 第27-28页 |
| ·任务划分 | 第28-29页 |
| ·本章小结 | 第29-31页 |
| 第三章 基于CUDA 的视频图像丢包补偿并行处理 | 第31-44页 |
| ·视频图像丢包补偿任务 | 第31-37页 |
| ·YUV 视频格式 | 第31页 |
| ·视频图像丢包补偿任务细化 | 第31-37页 |
| ·CUDA 并行程序设计的硬件条件与并行程序设计结构 | 第37-41页 |
| ·CUDA 并行程序设计的硬件条件 | 第37页 |
| ·并行程序设计结构 | 第37-41页 |
| ·CUDA 并行丢包补偿程序方案验证 | 第41-43页 |
| ·CUDA 并行丢包补偿方案与多线程丢包补偿方案的对比验证 | 第41-42页 |
| ·CUDA 并行丢包补偿方案的效果评价 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 系统网络接收端各模块的设计与实现 | 第44-51页 |
| ·系统网络接收端各模块 | 第44-50页 |
| ·系统网络接收端流程图 | 第44-45页 |
| ·系统网络接收端各模块的通信 | 第45-50页 |
| ·系统网络接收端的设计验证 | 第50页 |
| ·本章小结 | 第50-51页 |
| 第五章 总结与展望 | 第51-52页 |
| ·全文总结 | 第51页 |
| ·系统改进展望 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 发表论文和参加科研情况说明 | 第54-55页 |
| 致谢 | 第55页 |