| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 研究现状及发展趋向 | 第11-12页 |
| 1.3 本文的主要工作及创新点 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第二章 模数转换器概述 | 第14-24页 |
| 2.1 模数转换器基本原理 | 第14-15页 |
| 2.2 ADC主要性能参数 | 第15-17页 |
| 2.2.1 静态参数 | 第15-16页 |
| 2.2.2 动态参数 | 第16-17页 |
| 2.3 ADC的基本结构简介 | 第17-22页 |
| 2.3.1 快闪型ADC | 第17-18页 |
| 2.3.2 两步式ADC | 第18页 |
| 2.3.3 流水线型ADC | 第18-20页 |
| 2.3.4 逐次逼近型ADC | 第20-21页 |
| 2.3.5 过采样型ADC | 第21-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第三章 16bit逐次逼近型ADC的原理分析 | 第24-42页 |
| 3.1 SAR ADC的工作原理 | 第24-26页 |
| 3.2 高精度DAC模块 | 第26-29页 |
| 3.3 高精度比较器模块 | 第29-37页 |
| 3.3.1 比较器结构简介 | 第29-32页 |
| 3.3.2 比较器等效输入噪声及失调消除 | 第32-36页 |
| 3.3.3 高精度的比较器的分析 | 第36-37页 |
| 3.4 误差校正技术 | 第37-39页 |
| 3.5 其它影响因素 | 第39-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第四章 16bit逐次逼近型ADC的建模仿真 | 第42-49页 |
| 4.1 16bit SAR ADC的Matlab整体架构建模 | 第42-44页 |
| 4.2 16bit SAR ADC非理想因素仿真 | 第44-48页 |
| 4.2.1 kT/C噪声 | 第44-45页 |
| 4.2.2 DAC电容阵列的失配 | 第45-46页 |
| 4.2.3 比较器的噪声与失调 | 第46-48页 |
| 4.2.4 基准电压的稳定性 | 第48页 |
| 4.3 本章小结 | 第48-49页 |
| 第五章 关键单元模块设计以及整体性能仿真 | 第49-66页 |
| 5.1 带隙基准的的设计 | 第49-53页 |
| 5.2 DAC电容阵列设计 | 第53-55页 |
| 5.3 高精度比较器的设计 | 第55-61页 |
| 5.3.1 高精度比较器的整体结构 | 第56-57页 |
| 5.3.2 前置放大电路的设计 | 第57-59页 |
| 5.3.3 可再生锁存器电路设计 | 第59-61页 |
| 5.4 开关电路设计 | 第61-63页 |
| 5.5 数字控制模块设计 | 第63-64页 |
| 5.6 整体性能仿真验证 | 第64-65页 |
| 5.7 本章小结 | 第65-66页 |
| 第六章 结论 | 第66-68页 |
| 6.1 本文的主要工作和贡献 | 第66页 |
| 6.2 后续工作展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间取得的成果 | 第72-73页 |