| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 引论 | 第12-19页 |
| 1.1 课题背景与研究现状 | 第12-13页 |
| 1.2 密码学简介 | 第13-16页 |
| 1.2.1 加密算法分类 | 第13-15页 |
| 1.2.2 哈希加密算法 | 第15-16页 |
| 1.3 论文的主要工作和重点内容介绍 | 第16-17页 |
| 1.4 文章的组织结构 | 第17-19页 |
| 2 哈希算法原型分析 | 第19-33页 |
| 2.1 函数与常量定义 | 第19-22页 |
| 2.1.1 SHA 系列算法的迭代函数 | 第19-20页 |
| 2.1.2 SHA 系列算法的常量设计 | 第20-22页 |
| 2.2 预处理（PREPROCESSING） | 第22-25页 |
| 2.2.1 消息填充 | 第22-23页 |
| 2.2.2 分割已填充消息 | 第23页 |
| 2.2.3 设置初始哈希值（H~(0) ） | 第23-25页 |
| 2.3 哈希计算（HASH COMPUTATION） | 第25-31页 |
| 2.3.1 SHA-1 哈希计算过程 | 第25-26页 |
| 2.3.2 SHA-256 哈希计算过程 | 第26-28页 |
| 2.3.3 SHA-512 哈希计算过程 | 第28-31页 |
| 2.4 本章小结 | 第31-33页 |
| 3 哈希算法的硬件架构设计 | 第33-42页 |
| 3.1 哈希IP 核顶层架构设计 | 第33-35页 |
| 3.2 哈希算法串行架构设计 | 第35-36页 |
| 3.3 WT消息序列生成模块结构设计 | 第36-39页 |
| 3.3.1 SHA-1 算法的 Wt 模块设计 | 第36-37页 |
| 3.3.2 SHA-2 系列算法的 Wt 模块设计 | 第37-39页 |
| 3.4 KT选择模块结构设计 | 第39-41页 |
| 3.5 本章小结 | 第41-42页 |
| 4 哈希算法的高速硬件设计 | 第42-56页 |
| 4.1 哈希算法高速设计方法 | 第42-44页 |
| 4.1.1 循环压缩 | 第42-43页 |
| 4.1.2 流水线 | 第43页 |
| 4.1.3 预计算与平衡延时 | 第43-44页 |
| 4.2 哈希算法的改进实现方案 | 第44-50页 |
| 4.2.1 SHA 加密算法的基本实现 | 第44-45页 |
| 4.2.2 SHA 加密算法的改进实现 | 第45-50页 |
| 4.3 改进设计的功能验证分析 | 第50-52页 |
| 4.4 哈希算法硬件加速器的性能分析 | 第52-55页 |
| 4.5 本章小结 | 第55-56页 |
| 5 结论 | 第56-58页 |
| 5.1 总结 | 第56-57页 |
| 5.2 课题展望 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 致谢 | 第61-62页 |
| 攻读硕士学位期间已发表或录用的论文 | 第62-63页 |
| 上海交通大学学位论文答辩决议书 | 第63页 |