一种CMOS高速采样保持电路的设计
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 缩略表 | 第5-8页 |
| 1 绪论 | 第8-14页 |
| 1.1 高速 ADC 的应用背景 | 第8-9页 |
| 1.2 高速 ADC 发展现状及趋势 | 第9-10页 |
| 1.3 高速采样保持电路研究现状 | 第10-11页 |
| 1.4 课题目标与意义 | 第11-12页 |
| 1.5 论文组织安排 | 第12-14页 |
| 2 采样保持电路概述 | 第14-28页 |
| 2.1 高速模数转换器概述 | 第14-19页 |
| 2.1.1 高速模数转换器的结构 | 第14-19页 |
| 2.1.2 高速模数转换器结构的性能比较 | 第19页 |
| 2.2 采样保持电路概述 | 第19-22页 |
| 2.2.1 采样保持电路的工作原理 | 第19-20页 |
| 2.2.2 采样保持电路的结构 | 第20-22页 |
| 2.3 采样保持电路的性能指标 | 第22-25页 |
| 2.4 采样定理 | 第25-26页 |
| 2.5 本章小结 | 第26-28页 |
| 3 采样保持电路设计 | 第28-54页 |
| 3.1 总体电路结构 | 第28-29页 |
| 3.2 工艺的选择 | 第29-30页 |
| 3.3 电路的误差来源 | 第30-35页 |
| 3.3.1 噪声 | 第30-31页 |
| 3.3.2 孔径延迟和孔径抖动 | 第31-32页 |
| 3.3.3 失配 | 第32-35页 |
| 3.3.4 非线性 | 第35页 |
| 3.4 输入缓冲器的设计 | 第35-39页 |
| 3.4.1 输入缓冲器的线性设计 | 第36-37页 |
| 3.4.2 输入缓冲器的摆率和带宽 | 第37-39页 |
| 3.5 采样开关 | 第39-46页 |
| 3.5.1 MOS 开关模型 | 第39-42页 |
| 3.5.2 MOS 采样开关的非理想效应 | 第42-44页 |
| 3.5.3 栅压自举采样开关 | 第44-45页 |
| 3.5.4 采样电容 | 第45-46页 |
| 3.6 输出缓冲 | 第46-52页 |
| 3.6.1 运算放大器的设计 | 第46-49页 |
| 3.6.2 复位电路 | 第49-51页 |
| 3.6.3 电荷泵的设计 | 第51-52页 |
| 3.7 时钟处理电路的设计 | 第52-53页 |
| 3.8 失调校正技术 | 第53页 |
| 3.9 整体电路设计总结 | 第53-54页 |
| 4 电路仿真结果 | 第54-62页 |
| 4.1 前仿真 | 第54-59页 |
| 4.1.1 采样保持电路的时域仿真 | 第54-56页 |
| 4.1.2 采样保持电路的频域仿真 | 第56-59页 |
| 4.2 后仿结果 | 第59-62页 |
| 5 采样保持电路的版图设计 | 第62-68页 |
| 5.1 版图设计 | 第62-65页 |
| 5.1.1 基本规则 | 第62页 |
| 5.1.2 器件匹配 | 第62-64页 |
| 5.1.3 环境噪声 | 第64-65页 |
| 5.2 总体版图 | 第65-68页 |
| 6 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68-69页 |
| 6.2 展望 | 第69-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 附录 | 第76页 |
