基于FPGA的高速数据记录仪设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-12页 |
| 1.1 课题背景 | 第8页 |
| 1.2 数据采集与存储技术的现状及发展 | 第8-10页 |
| 1.3 主要工作及论文结构 | 第10-12页 |
| 2 高速数据记录仪总体设计 | 第12-25页 |
| 2.1 功能与技术指标 | 第12-13页 |
| 2.2 总体结构 | 第13-14页 |
| 2.3 系统组成 | 第14-18页 |
| 2.4 系统组成方案论证 | 第18-22页 |
| 2.5 芯片选型 | 第22-25页 |
| 3 系统采集模块设计 | 第25-44页 |
| 3.1 采集模块总体结构 | 第25-27页 |
| 3.2 FPGA 与 AD 芯片接口设计 | 第27-28页 |
| 3.3 一级缓存设计 | 第28-31页 |
| 3.4 数据包结构设计 | 第31-32页 |
| 3.5 数据汇聚与分发模块设计 | 第32-39页 |
| 3.6 高速串行通信设计与实现 | 第39-44页 |
| 4 系统控制模块设计 | 第44-49页 |
| 4.1 控制接口设计 | 第44-46页 |
| 4.2 系统命令集设计 | 第46-49页 |
| 5 系统仿真与测试 | 第49-54页 |
| 5.1 系统仿真测试 | 第49-52页 |
| 5.2 系统时序约束与分析 | 第52-54页 |
| 6 总结与展望 | 第54-56页 |
| 6.1 论文总结 | 第54页 |
| 6.2 课题展望 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
