摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-20页 |
1.1 课题研究背景及意义 | 第16页 |
1.2 国内外研究现状 | 第16-17页 |
1.3 本文主要研究内容 | 第17-18页 |
1.4 论文结构 | 第18-20页 |
第二章 UVM验证方法学与SystemVerilog语言 | 第20-28页 |
2.1 UVM验证方法平台结构 | 第20-22页 |
2.2 UVM的TLM通信机制 | 第22页 |
2.3 UVM的phase机制 | 第22-23页 |
2.4 UVM的config_db机制 | 第23页 |
2.5 UVM的sequence机制 | 第23-24页 |
2.5.1 `uvm_do系列宏 | 第24页 |
2.5.2 sequence的嵌套与序列发生器指针 | 第24页 |
2.5.3 virtual sequence机制 | 第24页 |
2.6 UVM的factory机制 | 第24-25页 |
2.7 UVM的寄存器模型机制 | 第25-26页 |
2.8 UVM的callback机制 | 第26页 |
2.9 SystemVerilog语言 | 第26-28页 |
2.9.1 接口 | 第26页 |
2.9.2 随机化与约束 | 第26-27页 |
2.9.3 面向对象编程 | 第27-28页 |
第三章 传感器信号处理模块功能与验证方法 | 第28-48页 |
3.1 Tpc_therm_wrap(传感器信号处理模块)结构 | 第28-30页 |
3.2 传感器信号处理模块的工作模式及功能 | 第30-44页 |
3.2.1 SCAN扫描链 | 第31-33页 |
3.2.2 温度处理模式 | 第33-36页 |
3.2.3 电压处理模式 | 第36-37页 |
3.2.4 PCB总线对相应的传感器写入配置信息 | 第37-38页 |
3.2.5 警告注入模式 | 第38-39页 |
3.2.6 强制更改模式 | 第39-40页 |
3.2.7 时钟检测模式 | 第40-41页 |
3.2.8 错误状态的获取 | 第41-42页 |
3.2.9 时间戳功能 | 第42-43页 |
3.2.10 其他功能及端口 | 第43-44页 |
3.3 传感器处理模块的验证策略与目标 | 第44-45页 |
3.4 验证计划 | 第45-46页 |
3.5 本章小结 | 第46-48页 |
第四章 传感器信号处理模块UVM验证平台搭建 | 第48-74页 |
4.1 虚拟接口Interface | 第48-50页 |
4.2 序列发生器sequence与virtual sequence机制 | 第50-54页 |
4.2.1 sequence的构造 | 第51-53页 |
4.2.2 virtual sequence的构造 | 第53-54页 |
4.3 寄存器模型与参考模型 | 第54-55页 |
4.3.1 参考模型的调用 | 第54-55页 |
4.3.2 寄存器模型的使用 | 第55页 |
4.4 SVA断言验证的开发 | 第55-67页 |
4.4.1 模块外部端口有关的SVA设计 | 第56-64页 |
4.4.2 内部信号有关的SVA设计 | 第64-67页 |
4.5 其他UVM验证平台组件 | 第67-69页 |
4.5.1 序列发生器sequencer与transcation | 第67-68页 |
4.5.2 监视器monitor | 第68页 |
4.5.3 驱动器driver | 第68页 |
4.5.4 代理器agent | 第68-69页 |
4.5.5 环境Enviroment | 第69页 |
4.5.6 计分板scoreboard | 第69页 |
4.6 测试用例的设计 | 第69-70页 |
4.7 功能覆盖率与覆盖组的设计 | 第70-72页 |
4.8 callback机制的应用 | 第72-73页 |
4.9 本章小结 | 第73-74页 |
第五章 传感器处理模块仿真验证结果 | 第74-78页 |
5.1 log仿真信息文件 | 第74-75页 |
5.2 功能覆盖率报告 | 第75-76页 |
5.3 断言覆盖率报告 | 第76页 |
5.4 代码覆盖率报告与整体覆盖率 | 第76-78页 |
第六章 总结与展望 | 第78-80页 |
6.1 总结 | 第78-79页 |
6.2 展望 | 第79-80页 |
参考文献 | 第80-82页 |
致谢 | 第82-84页 |
作者简介 | 第84-85页 |