| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题背景及研究现状 | 第9-13页 |
| 1.1.1 课题的研究背景 | 第9-10页 |
| 1.1.2 多核DSP的发展现状 | 第10-11页 |
| 1.1.3 国内外研究现状 | 第11-13页 |
| 1.2 课题的研究内容及意义 | 第13-14页 |
| 1.2.1 课题的研究内容 | 第13-14页 |
| 1.2.2 课题的研究意义 | 第14页 |
| 1.3 论文的研究工作和内容安排 | 第14-15页 |
| 第二章 高性能处理平台设计方案 | 第15-23页 |
| 2.1 系统需求分析 | 第15页 |
| 2.2 平台选择 | 第15-17页 |
| 2.3 系统功能划分 | 第17-22页 |
| 2.3.1 可行性分析 | 第17-19页 |
| 2.3.2 平台硬件资源分配 | 第19页 |
| 2.3.3 系统软件功能模块划分 | 第19-21页 |
| 2.3.4 系统通信拓扑结构 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 多核系统中核间通信机制研究 | 第23-38页 |
| 3.1 同构多核与异构多核区别 | 第23-26页 |
| 3.1.1 TI TMS320C6678概述 | 第23-24页 |
| 3.1.2 TI 66AK2H14概述 | 第24-25页 |
| 3.1.3 同构多核与异构多核比较 | 第25-26页 |
| 3.2 核间通信机制研究 | 第26-36页 |
| 3.2.1 核间中断模式 | 第26-29页 |
| 3.2.2 基于消息传递的核间通信模式 | 第29-34页 |
| 3.2.3 基于共享内存的核间通信模式 | 第34-36页 |
| 3.3 三种核间通信机制比较 | 第36-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 多核系统中片间通信可行性研究 | 第38-49页 |
| 4.1 HyperLink接口 | 第38-41页 |
| 4.1.1 HyperLink结构 | 第38-39页 |
| 4.1.2 HyperLink接口通信原理 | 第39-40页 |
| 4.1.3 Cache对HyperLink性能影响 | 第40-41页 |
| 4.2 PCIe接口 | 第41-44页 |
| 4.2.1 PCIe接口及其拓扑结构 | 第41-42页 |
| 4.2.2 PCIe接口性能测试 | 第42-44页 |
| 4.3 SRIO接口 | 第44-47页 |
| 4.3.1 SRIO接口及其传输方式 | 第44-45页 |
| 4.3.2 SRIO接口性能测试 | 第45-47页 |
| 4.4 三种接口性能比较 | 第47-48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 AVS视频解码器在高性能处理平台的实现 | 第49-61页 |
| 5.1 AVS视频解码标准 | 第49-51页 |
| 5.2 TI 66AK2Hx平台架构 | 第51-53页 |
| 5.2.1 C66x CorePac | 第51-52页 |
| 5.2.2 ARM CorePac | 第52-53页 |
| 5.3 解码器在多核系统中的实现 | 第53-60页 |
| 5.3.1 代码的移植 | 第53-55页 |
| 5.3.2 存储空间划分 | 第55-56页 |
| 5.3.3 多核的任务分配 | 第56-57页 |
| 5.3.4 解码器的调试 | 第57-60页 |
| 5.3.5 解码器性能与分析 | 第60页 |
| 5.4 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 论文总结 | 第61页 |
| 6.2 后续工作展望 | 第61-63页 |
| 参考文献 | 第63-68页 |
| 发表论文和参加科研情况说明 | 第68-69页 |
| 致谢 | 第69-70页 |