基于NAND Flash阵列的高速大容量图像存储器设计
| 摘要 | 第1-5页 |
| abstract | 第5-10页 |
| 1 绪论 | 第10-16页 |
| ·课题研究背景及意义 | 第10-11页 |
| ·存储技术发展 | 第11-13页 |
| ·大容量存储器的架构 | 第13-14页 |
| ·课题来源及论文结构安排 | 第14-16页 |
| 2 高速大容量图像存储技术 | 第16-33页 |
| ·图像存储系统概述 | 第16-17页 |
| ·阵列存储技术 | 第17-19页 |
| ·并行总线技术 | 第17-18页 |
| ·流水线设计 | 第18-19页 |
| ·NAND Flash存储技术分析 | 第19-27页 |
| ·NAND Flash组织结构及工作原理 | 第19-22页 |
| ·镁光Flash的指令集及操作时序 | 第22-27页 |
| ·存储阵列的模型设计 | 第27-29页 |
| ·存储阵列的方案选择 | 第27-29页 |
| ·接口技术 | 第29-32页 |
| ·Camera-Link接口技术 | 第29-30页 |
| ·千兆以太网接口技术 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 3 高速大容量图像存储系统硬件设计 | 第33-45页 |
| ·存储系统的总体设计 | 第33-34页 |
| ·系统硬件设计 | 第34-42页 |
| ·电源电路设计 | 第34-35页 |
| ·核心控制电路设计 | 第35-38页 |
| ·图像接口电路设计 | 第38-40页 |
| ·Flash阵列存储电路设计 | 第40-41页 |
| ·千兆以太网接口电路设计 | 第41-42页 |
| ·高速PCB板设计 | 第42-44页 |
| ·PCB叠层设置 | 第43页 |
| ·布局布线设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 4 系统逻辑设计与功能实现 | 第45-61页 |
| ·系统软件总体方案设计 | 第45-46页 |
| ·图像数据接收模块设计 | 第46-50页 |
| ·相机数据输出分析 | 第46-47页 |
| ·图像数据接收控制 | 第47-49页 |
| ·接收端速度匹配设计 | 第49-50页 |
| ·NAND Flash阵列控制模块逻辑设计 | 第50-58页 |
| ·NAND Flash阵列控制器设计 | 第50-52页 |
| ·NAND Flash阵列操作逻辑设计 | 第52-58页 |
| ·千兆以太网控制设计 | 第58-60页 |
| ·TEMAC控制器设计 | 第58-59页 |
| ·PHY工作模式配置 | 第59页 |
| ·读数端速度匹配设计 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 5 系统性能测试与分析 | 第61-67页 |
| ·千兆以太网接口功能测试 | 第61-63页 |
| ·系统存储功能测试 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 6 总结与展望 | 第67-69页 |
| ·论文工作总结 | 第67-68页 |
| ·展望 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第72-73页 |
| 致谢 | 第73-74页 |
