| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·工业以太网简介 | 第9页 |
| ·实时以太网总线的实时性与同步性 | 第9-10页 |
| ·发展现状 | 第10-12页 |
| ·课题研究内容 | 第12-15页 |
| 第2章 实时以太网总线同步技术 | 第15-21页 |
| ·IEEE1588 精确时钟协议 | 第15-16页 |
| ·EtherCAT 的同步技术分析 | 第16-17页 |
| ·SERCOS Ⅲ 的同步技术分析 | 第17-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 实时以太网总线同步算法的误差分析 | 第21-25页 |
| ·网络延迟误差分析 | 第21页 |
| ·晶振频率误差分析 | 第21-22页 |
| ·物理层芯片(PHY)造成的误差分析 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第4章 一种新的实时以太网总线同步方案 | 第25-35页 |
| ·同步算法 | 第25-29页 |
| ·协议构成 | 第29-30页 |
| ·运行原理 | 第30页 |
| ·同步算法的仿真 | 第30-34页 |
| ·误差分析 | 第30-31页 |
| ·延迟模型的建立 | 第31-32页 |
| ·仿真结果 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第5章 实时以太网总线从站控制器的总体设计 | 第35-47页 |
| ·实时以太网总线从站控制器的架构分析 | 第35-38页 |
| ·实时以太网总线从站控制器的构成 | 第35-36页 |
| ·实时以太网总线从站控制器的接口控制芯片 | 第36-37页 |
| ·本节小结 | 第37-38页 |
| ·实时以太网总线从站控制器的总体设计 | 第38-39页 |
| ·实时以太网总线从站控制器的结构设计 | 第38-39页 |
| ·FPGA 器件选型 | 第39页 |
| ·实时以太网总线从站控制器的硬件设计 | 第39-46页 |
| ·FPGA 的配置电路 | 第39-41页 |
| ·PHY 芯片电路设计 | 第41-44页 |
| ·电源设计 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第6章 基于 FPGA 的实时以太网总线从站控制器的实现 | 第47-65页 |
| ·VHDL 硬件描述语言 | 第47-48页 |
| ·VHDL 的发展 | 第47页 |
| ·VHDL 的特点 | 第47-48页 |
| ·数据链路层解析模块的设计 | 第48-63页 |
| ·首从站实时以太网报文的接收模块 | 第48-51页 |
| ·实时以太网报文处理模块 | 第51-59页 |
| ·实时以太网的发送模块 | 第59-60页 |
| ·时钟同步模块 | 第60-63页 |
| ·Nios Ⅱ 软核设计 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第7章 测试系统与测试验证 | 第65-75页 |
| ·测试系统的功能 | 第65页 |
| ·系统实现 | 第65-66页 |
| ·实时以太网总线的从站控制器 | 第65-66页 |
| ·系统的整体实现 | 第66页 |
| ·系统测试与结果分析 | 第66-73页 |
| ·从站控制器的通信测试 | 第66-67页 |
| ·从站控制器的时钟同步初始化测试 | 第67-70页 |
| ·从站控制器时钟同步性能测试 | 第70-71页 |
| ·时钟同步性能测试结果的分析 | 第71-73页 |
| ·本章小结 | 第73-75页 |
| 结论 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 攻读硕士学位期间所发表的学术论文 | 第81-83页 |
| 致谢 | 第83页 |