存储芯片纠检错电路设计与FPGA实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景 | 第8-9页 |
| ·国内外研究现状 | 第9-12页 |
| ·课题目标及关键技术 | 第12页 |
| ·本文结构 | 第12-13页 |
| 第2章 纠错的基本原理及纠错码的选择 | 第13-21页 |
| ·基本原理 | 第13-18页 |
| ·线形分组码 | 第15-18页 |
| ·纠错码的选择 | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 FPGA设计介绍 | 第21-32页 |
| ·FPGA设计流程 | 第21-23页 |
| ·Actel公司FPGA开发工具介绍 | 第23-27页 |
| ·综合工具 | 第24-25页 |
| ·仿真工具 | 第25-26页 |
| ·布局布线工具 | 第26-27页 |
| ·约束文件设计 | 第27-31页 |
| ·引脚约束 | 第28页 |
| ·FIFO布局位置控制和面积约束 | 第28-29页 |
| ·时序控制约束 | 第29-30页 |
| ·芯片级布线资源约束 | 第30页 |
| ·网表优化约束 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 EDAC电路设计 | 第32-42页 |
| ·设计思路 | 第32-37页 |
| ·经典EDAC电路结构 | 第32-33页 |
| ·功能定义及模块划分 | 第33-37页 |
| ·电路综合及仿真 | 第37-41页 |
| ·电路功能仿真 | 第38-39页 |
| ·电路综合 | 第39页 |
| ·后仿真及性能参数 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第5章 EDAC的FPGA实现 | 第42-53页 |
| ·CoreMP7 开发板简介 | 第42-45页 |
| ·LED资源 | 第42-43页 |
| ·开关资源 | 第43页 |
| ·UART资源 | 第43-44页 |
| ·时钟电路 | 第44页 |
| ·Memory资源 | 第44页 |
| ·测试点 | 第44-45页 |
| ·Testbench设计 | 第45-52页 |
| ·测试方案1 | 第45-48页 |
| ·测试方案2 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 附录 | 第57-58页 |
| 攻读学位期间发表的学术论文 | 第58-60页 |
| 致谢 | 第60页 |
