兼容ARC指令集的RISC IP核的开发
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景 | 第8-9页 |
| ·RISC处理器的发展与特点 | 第9-10页 |
| ·可配置处理器的发展与特点 | 第10-12页 |
| ·论文主要研究内容及结构安排 | 第12-13页 |
| 第2章 ARC 600 处理器特性及其指令系统 | 第13-29页 |
| ·总体介绍 | 第13-15页 |
| ·ARC处理器的性能概述 | 第13页 |
| ·ARC处理器的基本结构及主要特性 | 第13-15页 |
| ·ARC处理器的可扩展性和可配置性 | 第15-22页 |
| ·ARC处理器的可扩展性 | 第15-20页 |
| ·ARC处理器的可配置性 | 第20-22页 |
| ·指令系统 | 第22-28页 |
| ·算术逻辑指令 | 第24-26页 |
| ·单操作数指令 | 第26页 |
| ·零操作数指令 | 第26-27页 |
| ·分支和跳转指令 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 ARC 600 处理器的设计 | 第29-42页 |
| ·总体结构 | 第29页 |
| ·寄存器组 | 第29-32页 |
| ·核心寄存器组 | 第29-31页 |
| ·辅助寄存器组 | 第31-32页 |
| ·五级流水 | 第32-33页 |
| ·取指接口 | 第33-34页 |
| ·指令对准 | 第34-36页 |
| ·LD/ST接口 | 第36-37页 |
| ·载入/存储到存储器仲裁器 | 第36-37页 |
| ·载入/存储到外部存储器 | 第37页 |
| ·主机接口 | 第37-40页 |
| ·主机接口和处理器的通讯 | 第38页 |
| ·主机对处理器的存取 | 第38-40页 |
| ·中断系统 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 ARC 600 处理器的验证综合 | 第42-51页 |
| ·自上而下的设计方法 | 第42-43页 |
| ·仿真验证 | 第43-45页 |
| ·系统仿真和验证平台 | 第43-44页 |
| ·验证与结果 | 第44-45页 |
| ·逻辑综合 | 第45-49页 |
| ·综合原理 | 第45-46页 |
| ·综合流程 | 第46-48页 |
| ·综合结果 | 第48-49页 |
| ·静态时序分析和形式验证 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 结论 | 第51-52页 |
| 参考文献 | 第52-56页 |
| 附录 | 第56-58页 |
| 攻读学位期间发表的学术论文 | 第58-60页 |
| 致谢 | 第60页 |
