嵌入式增益单元存储器针对数据可访问率和抗软错误能力的设计研究
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 导论 | 第6-15页 |
| ·引言 | 第6-8页 |
| ·嵌入式存储器的现状和趋势 | 第8-10页 |
| ·增益单元存储器存在的技术难点 | 第10-13页 |
| ·数据可访问率低且接口复杂 | 第11-12页 |
| ·抗软错误能力差 | 第12-13页 |
| ·论文的主要工作 | 第13-14页 |
| ·论文结构和章节安排 | 第14-15页 |
| 第二章 增益存储单元优化 | 第15-24页 |
| ·不同结构的新型eDRAM | 第15-18页 |
| ·增益存储单元eDRAM | 第18-20页 |
| ·基本单元结构 | 第18页 |
| ·操作特性 | 第18-20页 |
| ·单元结构、版图和工艺优化 | 第20-23页 |
| ·尺寸 | 第20-21页 |
| ·数据保持时间 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 交错并行隐式刷新设计 | 第24-43页 |
| ·背景介绍 | 第24-26页 |
| ·单元并行读写分析 | 第24-25页 |
| ·阵列并行读写分析 | 第25-26页 |
| ·传统方案分析 | 第26-28页 |
| ·传统集总式和分散式刷新 | 第26-27页 |
| ·隐式刷新 | 第27-28页 |
| ·新方案确定及比较 | 第28-32页 |
| ·电路具体实现 | 第32-37页 |
| ·仿真结果 | 第37-42页 |
| ·各子模块仿真结果 | 第37-41页 |
| ·整体仿真结果 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 行式校验纠错ECC设计 | 第43-62页 |
| ·背景介绍 | 第43-44页 |
| ·ECC简介 | 第43-44页 |
| ·ECC编码原理 | 第44页 |
| ·传统方案分析 | 第44-46页 |
| ·新方案确定及比较 | 第46-51页 |
| ·电路具体实现 | 第51-54页 |
| ·仿真结果 | 第54-61页 |
| ·各子模块仿真结果 | 第54-60页 |
| ·整体仿真结果 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 存储器芯片整体架构 | 第62-71页 |
| ·端口概况和模块划分 | 第62-64页 |
| ·性能总结及操作时序 | 第64-66页 |
| ·阵列组织及架构 | 第66-67页 |
| ·其他外围电路 | 第67-69页 |
| ·传负压电路 | 第67-68页 |
| ·PBIST电路 | 第68-69页 |
| ·芯片版图 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| ·工作总结 | 第71-72页 |
| ·设想和展望 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 论文发表与专利情况 | 第75-76页 |
| 附录 | 第76-80页 |
| 致谢 | 第80-81页 |
