深亚微米工艺下签核（sign-off）静态时序分析方法与研究
| 图表目录 | 第1-8页 |
| 第一章 绪论 | 第8-12页 |
| ·集成电路的时序分析 | 第8-10页 |
| ·本文的写作背景和重点 | 第10-12页 |
| 第二章 静态时序分析概述 | 第12-28页 |
| ·静态时序分析原理 | 第12-16页 |
| ·静态时序分析特点 | 第16-21页 |
| ·静态时序分析工具 | 第21-23页 |
| ·静态时序分析中OCV的建模 | 第23-28页 |
| ·电压和电压降(IR Drop)建模 | 第24-25页 |
| ·互联建模 | 第25-27页 |
| ·温度偏差建模 | 第27-28页 |
| 第三章 统计静态时序分析浅析 | 第28-35页 |
| ·基于corner的时序分析局限性 | 第28-29页 |
| ·SSTA的一般性假设 | 第29-31页 |
| ·SSTA经典算法 | 第31-35页 |
| 第四章 STA流程在一个千万门级设计上的实现 | 第35-56页 |
| ·网络处理器 Antero | 第35-39页 |
| ·Antero功能概述 | 第35-37页 |
| ·Antero时钟域 | 第37-39页 |
| ·STA工具 EinsTimer概述 | 第39-43页 |
| ·IBM后端流程环境 | 第39-40页 |
| ·标准单元库的特色 | 第40-41页 |
| ·时序约束文件 | 第41-43页 |
| ·Antero的时序约束 | 第43-51页 |
| ·时钟定义 | 第43-45页 |
| ·电路中的虚假路径 | 第45-47页 |
| ·电路中的多周期路径 | 第47-51页 |
| ·后端各步Einstimer的设置 | 第51-55页 |
| ·Floorplan阶段时序设置 | 第52-53页 |
| ·时钟树综合阶段时序设置 | 第53页 |
| ·标准单元布局阶段时序设置 | 第53-54页 |
| ·全片布线阶段时序设置 | 第54-55页 |
| ·全片signoff阶段时序设置 | 第55页 |
| ·时序报告(timing report) | 第55-56页 |
| 第五章 总结 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 录用论文 | 第59-60页 |
| 致谢 | 第60页 |
