高速全数字QPSK解调器的低码率适应性设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 引言 | 第9-17页 |
| ·绪论 | 第9-10页 |
| ·论文工作背景 | 第10-12页 |
| ·研究现状 | 第12-15页 |
| ·研究目标 | 第15-17页 |
| ·论文内容 | 第16页 |
| ·论文工作重点难点 | 第16-17页 |
| 第2章 数字解调与降采样基本理论 | 第17-41页 |
| ·QPSK 调制解调方式 | 第17-18页 |
| ·数字解调技术 | 第18-41页 |
| ·采样定理 | 第19-20页 |
| ·降采样 | 第20-33页 |
| ·数字解调中的同步系统 | 第33-41页 |
| 第3章 系统设计 | 第41-63页 |
| ·整体设计方案 | 第41-42页 |
| ·算法流程 | 第42-43页 |
| ·模块介绍 | 第43-63页 |
| ·降采样 | 第43-53页 |
| ·时域滤波 | 第53-54页 |
| ·同步技术 | 第54-63页 |
| 第4章 系统仿真 | 第63-70页 |
| ·系统仿真环境 | 第63页 |
| ·各部分仿真结果 | 第63-70页 |
| ·CIC 降采样 | 第63-66页 |
| ·载波同步及码元同步 | 第66-70页 |
| 第5章 解调系统的硬件实现 | 第70-84页 |
| ·FPGA 芯片介绍 | 第70-73页 |
| ·FPGA 内部电路的模块化实现 | 第73-81页 |
| ·整体结构 | 第73页 |
| ·数据格式 | 第73-74页 |
| ·降采样1 模块 | 第74-75页 |
| ·载波同步 | 第75-79页 |
| ·码元同步 | 第79-81页 |
| ·仿真与综合 | 第81-84页 |
| ·仿真结果 | 第81-83页 |
| ·综合结果 | 第83-84页 |
| 第6章 结论 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 致谢 | 第88-89页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第89页 |
