| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-15页 |
| ·课题研究的背景 | 第8-10页 |
| ·集成电路设计技术的发展 | 第8-9页 |
| ·MEMS 技术及MEMS 传感器 | 第9-10页 |
| ·MEMS 电容式加速度计检测ASIC 研究现状及意义 | 第10-14页 |
| ·本论文的主要研究内容 | 第14-15页 |
| 第二章 CMOS 运算放大器的设计 | 第15-29页 |
| ·CMOS 运放概述 | 第15-22页 |
| ·CMOS 运算放大器设计指标 | 第16-18页 |
| ·CMOS 运算放大器的分类 | 第18-22页 |
| ·模拟集成电路设计流程 | 第22-23页 |
| ·本检测电容电路中用到的两级运算放大器设计与实现 | 第23-29页 |
| ·运放结构的选取 | 第23-24页 |
| ·运放性能的仿真 | 第24-29页 |
| 第三章 MEMS 电容传感器检测电路系统的设计 | 第29-51页 |
| ·微电容检测 | 第29-37页 |
| ·微电容检测原理 | 第29页 |
| ·微电容检测的常用方法 | 第29-36页 |
| ·本文采用的方法 | 第36-37页 |
| ·时序电路的设计 | 第37-41页 |
| ·两相不交叠时钟的产生 | 第38页 |
| ·二分频电路的设计 | 第38-39页 |
| ·脉宽不对称分频器的设计 | 第39-40页 |
| ·所有时序电路的实现 | 第40-41页 |
| ·低噪声低失调放大器的设计 | 第41-44页 |
| ·低噪声运放拓扑结构的选取 | 第42页 |
| ·斩波方法的选取 | 第42-43页 |
| ·斩波放大器的电路结构 | 第43-44页 |
| ·斩波放大器的设计结果 | 第44页 |
| ·C-V 转换电路的设计 | 第44-49页 |
| ·双端转单端电路设计 | 第49-51页 |
| 第四章 电容检测ASIC 版图设计及验证 | 第51-60页 |
| ·版图设计工具的介绍 | 第51-52页 |
| ·版图编辑工具Virtuoso Layout Editor | 第51页 |
| ·版图验证工具Dracula | 第51页 |
| ·Mentor Calibre | 第51-52页 |
| ·版图设计流程 | 第52-53页 |
| ·版图设计的注意要点 | 第53-59页 |
| ·天线效应 | 第53-54页 |
| ·Dummy 的设计 | 第54-55页 |
| ·Guard Ring 的设计 | 第55-56页 |
| ·Match 的设计 | 第56-59页 |
| ·电容检测ASIC 的版图绘制 | 第59-60页 |
| 第五章 总结与展望 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 附录 lvs 检查报告 | 第65-70页 |
| 致谢 | 第70-71页 |
| 在读期间发表的论文与取得的研究成果 | 第71页 |