| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 选题背景及意义 | 第8-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 研究内容与方法 | 第14-16页 |
| 1.4 论文的章节安排 | 第16-17页 |
| 第2章 图像压缩感知算法的理论基础及硬件架构 | 第17-40页 |
| 2.1 压缩感知理论 | 第17-25页 |
| 2.1.1 信号的稀疏表示 | 第19-21页 |
| 2.1.2 信号的测量矩阵 | 第21-24页 |
| 2.1.3 信号的重构算法 | 第24-25页 |
| 2.2 压缩感知重构算法的实现方法 | 第25-28页 |
| 2.2.1 正交匹配追踪算法(OMP) | 第25-26页 |
| 2.2.2 基于平滑l_0范数的优化重建算法(OSL0) | 第26-28页 |
| 2.3 FPGA硬件平台基础 | 第28-33页 |
| 2.3.1 FPGA工作原理 | 第28-31页 |
| 2.3.2 FPGA优势 | 第31-32页 |
| 2.3.3 Verilog语言 | 第32-33页 |
| 2.4 本文图像压缩感知算法的FPGA硬件平台架构 | 第33-38页 |
| 2.4.1 硬件平台方案 | 第33-34页 |
| 2.4.2 ISE开发流程 | 第34-35页 |
| 2.4.3 Spartan6开发板 | 第35-36页 |
| 2.4.4 VGA接口及显示原理 | 第36-38页 |
| 2.5 本章小结 | 第38-40页 |
| 第3章 图像压缩感知算法的软件设计与仿真 | 第40-52页 |
| 3.1 算法实现的基础 | 第40-42页 |
| 3.1.1 Microblaze软核处理系统模块 | 第40页 |
| 3.1.2 MicroBlaze的体系结构 | 第40-41页 |
| 3.1.3 CoreConnect技术 | 第41-42页 |
| 3.2 算法的软件设计 | 第42-46页 |
| 3.3 算法的仿真 | 第46-51页 |
| 3.4 本章小结 | 第51-52页 |
| 第4章 图像压缩感知算法的FPGA实现 | 第52-60页 |
| 4.1 图像存储与传输 | 第52-53页 |
| 4.1.1 图像的存储 | 第52页 |
| 4.1.2 图像的传输 | 第52-53页 |
| 4.2 压缩感知算法的C语言实现 | 第53-57页 |
| 4.3 压缩感知算法的测试验证 | 第57-59页 |
| 4.4 本章小结 | 第59-60页 |
| 第5章 系统联调与测试验证 | 第60-72页 |
| 5.1 图像压缩感知算法MicroBlaze实现 | 第60-62页 |
| 5.2 系统整体实现 | 第62-67页 |
| 5.2.1 DDR3模块 | 第62-64页 |
| 5.2.2 VDMAIP | 第64-65页 |
| 5.2.3 VGAIP | 第65-67页 |
| 5.3 算法实现效果 | 第67-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第6章 总结与展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 附录 | 第78-79页 |