S波段频率合成技术
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究工作的背景与意义 | 第9页 |
| 1.2 频率源国内外研究现状与发展历史 | 第9-12页 |
| 1.3 本论文的主要工作 | 第12页 |
| 1.4 本论文的结构安排 | 第12-13页 |
| 第二章 频率合成技术 | 第13-38页 |
| 2.1 直接数字式频率合成 | 第13-23页 |
| 2.1.1 DDS基本原理 | 第13-15页 |
| 2.1.2 理想DDS频谱分析 | 第15-17页 |
| 2.1.3 实际DDS器件的噪声与杂散 | 第17-22页 |
| 2.1.4 DDS技术特点总结 | 第22-23页 |
| 2.2 锁相环基本原理 | 第23-38页 |
| 2.2.1 鉴相器(PD) | 第23-26页 |
| 2.2.2 环路滤波器(LPF) | 第26-28页 |
| 2.2.3 压控振荡器(VCO) | 第28-29页 |
| 2.2.4 PLL线性相位模型 | 第29-31页 |
| 2.2.5 PLL的锁定过程 | 第31-33页 |
| 2.2.6 锁相环中的噪声分析 | 第33-36页 |
| 2.2.7 锁相环特点与原理总结 | 第36-38页 |
| 第三章 频率源系统硬件设计 | 第38-57页 |
| 3.1 系统的方案选择与整体结构 | 第38-41页 |
| 3.1.1 几种常见的混合频率合成方案特点 | 第38-41页 |
| 3.1.2 系统整体结构设计 | 第41页 |
| 3.2 DDS模块硬件电路设计 | 第41-46页 |
| 3.3 FPGA模块硬件电路设计 | 第46-51页 |
| 3.3.1 电源部分设计 | 第47-48页 |
| 3.3.2 FPGA程序配置电路设计 | 第48-49页 |
| 3.3.3 串口部分电路设计 | 第49-51页 |
| 3.4 PLL模块硬件电路设计 | 第51-57页 |
| 3.4.1 鉴相器模块 | 第51-53页 |
| 3.4.2 VCO模块 | 第53-54页 |
| 3.4.3 环路滤波器设计 | 第54-57页 |
| 第四章 DDS控制程序和上位机软件设计 | 第57-77页 |
| 4.1 DDS控制程序设计 | 第57-71页 |
| 4.1.1 SPI模块 | 第58-60页 |
| 4.1.2 寄存器读写模块 | 第60-62页 |
| 4.1.3 阻塞FIFO模块 | 第62-65页 |
| 4.1.4 串口模块 | 第65-68页 |
| 4.1.5 控制模块 | 第68-69页 |
| 4.1.6 顶层模块 | 第69-71页 |
| 4.2 上位机接口和图形界面设计 | 第71-75页 |
| 4.2.1 串口层接口设计 | 第71-73页 |
| 4.2.2 功能层设计 | 第73-74页 |
| 4.2.3 图形界面设计 | 第74-75页 |
| 4.3 本章小结 | 第75-77页 |
| 第五章 系统实物测试结果 | 第77-85页 |
| 5.1 DDS部分测试 | 第77-82页 |
| 5.1.1 DDS内部锁相环测试 | 第79-80页 |
| 5.1.2 DDS不同输出模式测试 | 第80-81页 |
| 5.1.3 DDS 输出信号杂散与相噪测试 | 第81-82页 |
| 5.2 频率源系统整体测试 | 第82-85页 |
| 5.2.1 PLL锁定时间测试 | 第82-83页 |
| 5.2.2 输出频率与步进测试 | 第83-84页 |
| 5.2.3 输出杂散与相噪测试 | 第84-85页 |
| 第六章 总结与展望 | 第85-86页 |
| 6.1 文章总结 | 第85页 |
| 6.2 展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 攻读硕士学位期间取得的成果 | 第89页 |
