首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

基于55纳米1.6GHz CPPLL型频率综合器的设计

摘要第3-4页
Abstract第4页
引言第5-6页
第一章 综述第6-9页
    第一节 锁相环发展简介第6页
    第二节 锁相环型频率综合器的研究现状第6-8页
    第三节 锁相环型频率综合器的研究目标和意义第8-9页
第二章 系统架构第9-11页
    第一节 原始的锁相环第9页
    第二节 电荷泵式锁相环第9-10页
    第三节 频率综合器第10-11页
第三章 电路实现第11-31页
    第一节 鉴频鉴相器第12-16页
    第二节 电荷泵第16-21页
    第三节 二阶低通滤波器第21-22页
    第四节 压控振荡器第22-25页
    第五节 分频器第25-31页
第四章 环路分析和版图设计第31-42页
    第一节 环路传输函数第31-32页
    第二节 锁相环参数定义第32-34页
    第三节 多模块组合仿真第34-36页
    第四节 版图设计第36-40页
    第五节 测试方案第40-42页
第五章 结论第42-44页
    第一节 实现的具体设计参数第42-43页
    第二节 遇到的问题和新的工作方向第43-44页
参考文献第44-46页
致谢第46-47页

论文共47页,点击 下载论文
上一篇:Voice Over IP Management Within Organization
下一篇:ULSI金属线间桥连缺陷的定位方法的研究