| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本文的主要研究内容 | 第11-12页 |
| 第2章 串行/解串器的主要结构及工作原理 | 第12-23页 |
| 2.1 串行/解串器的主要结构 | 第12-15页 |
| 2.1.1 源同步接口结构 | 第12-13页 |
| 2.1.2 前置时钟结构 | 第13页 |
| 2.1.3 差分数据分组传输结构 | 第13-14页 |
| 2.1.4 改进的高速串行/解串器结构 | 第14-15页 |
| 2.2 锁相环与串行解串器 | 第15-22页 |
| 2.2.1 锁相环原理 | 第15-17页 |
| 2.2.2 电荷泵锁相环环路噪声分析 | 第17-19页 |
| 2.2.3 环路滤波器及环路分析 | 第19-22页 |
| 2.2.4 串行器与解串器 | 第22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 串行/解串器的电路设计及仿真 | 第23-44页 |
| 3.1 系统结构 | 第23页 |
| 3.2 锁相环电路设计及仿真 | 第23-38页 |
| 3.2.1 鉴频鉴相器设计及仿真 | 第24-25页 |
| 3.2.2 电荷泵和环路滤波器及共模反馈设计及仿真 | 第25-30页 |
| 3.2.3 压控振荡器设计及仿真 | 第30-34页 |
| 3.2.4 带隙基准设计及仿真 | 第34-35页 |
| 3.2.5 分频器设计及仿真 | 第35-36页 |
| 3.2.6 锁相环整体仿真 | 第36-38页 |
| 3.3 串行器解串器电路设计及整体仿真 | 第38-43页 |
| 3.4 本章小结 | 第43-44页 |
| 第4章 串行/解串器的版图设计及后仿真 | 第44-51页 |
| 4.1 子电路版图设计 | 第44-48页 |
| 4.1.1 鉴频鉴相器版图 | 第44页 |
| 4.1.2 电荷泵与共模反馈版图 | 第44-45页 |
| 4.1.3 带隙基准版图 | 第45-46页 |
| 4.1.4 压控振荡器版图 | 第46-47页 |
| 4.1.5 分频器版图 | 第47页 |
| 4.1.6 串行器和解串器版图 | 第47-48页 |
| 4.2 整体电路版图设计 | 第48-49页 |
| 4.3 整体电路后仿真 | 第49-50页 |
| 4.4 本章小结 | 第50-51页 |
| 结论 | 第51-52页 |
| 参考文献 | 第52-58页 |
| 致谢 | 第58-59页 |
| 个人简历 | 第59页 |