摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
第一章 绪论 | 第17-23页 |
1.1 研究背景 | 第17-18页 |
1.2 研究现状 | 第18-20页 |
1.3 本文贡献 | 第20页 |
1.4 内容安排 | 第20-23页 |
第二章 高速SerDes链路基础 | 第23-53页 |
2.1 主流SerDes系统架构 | 第23-24页 |
2.1.1 并行时钟架构 | 第23页 |
2.1.2 嵌入时钟位架构 | 第23页 |
2.1.3 位交错架构 | 第23-24页 |
2.1.4 8b/10b架构 | 第24页 |
2.2 典型SerDes链路结构 | 第24-27页 |
2.2.1 信道 | 第25页 |
2.2.2 发送端 | 第25-26页 |
2.2.3 接收端 | 第26页 |
2.2.4 时钟倍频器 | 第26页 |
2.2.5 电压基准源 | 第26-27页 |
2.3 信道的非理想特性 | 第27-34页 |
2.3.1 背板信道的非理想特性 | 第27-28页 |
2.3.2 光纤信道的非理想特性 | 第28-30页 |
2.3.3 误码率 | 第30-31页 |
2.3.4 码间干扰 | 第31页 |
2.3.5 抖动 | 第31-34页 |
2.4 均衡技术概述 | 第34-41页 |
2.4.1 发送端均衡器 | 第35-37页 |
2.4.2 接收端均衡器 | 第37-41页 |
2.5 时钟数据恢复技术概述 | 第41-52页 |
2.5.1 基本原理和设计思想 | 第41-42页 |
2.5.2 抖动性能参数 | 第42-44页 |
2.5.3 典型结构 | 第44-52页 |
2.6 本章小结 | 第52-53页 |
第三章 高能效低抖动时钟数据恢复电路的研究与设计 | 第53-81页 |
3.1 概述 | 第53-55页 |
3.2 时钟数据恢复电路的系统级分析与设计 | 第55-60页 |
3.3 全PMOS正交压控振荡器的研究与设计 | 第60-64页 |
3.3.1 概述 | 第60-61页 |
3.3.2 全PMOS正交压控振荡器 | 第61-64页 |
3.4 可调数字相位插值器的研究与设计 | 第64-66页 |
3.4.1 概述 | 第64页 |
3.4.2 可调数字相位插值器 | 第64-66页 |
3.5 1/4速率bang-bang型鉴相器的研究与设计 | 第66-70页 |
3.5.1 概述 | 第66-68页 |
3.5.2 本文提出的1/4速率bang-bang型鉴相器 | 第68-70页 |
3.6 动态比较器的研究与设计 | 第70-76页 |
3.6.1 概述 | 第70-71页 |
3.6.2 常用比较器结构 | 第71-74页 |
3.6.3 本文提出的动态比较器 | 第74-76页 |
3.7 本章小结 | 第76-81页 |
第四章 高速低功耗可编程正交分频器的研究与设计 | 第81-91页 |
4.1 概述 | 第81页 |
4.2 常见可编程分频器结构 | 第81-83页 |
4.3 本文提出的可编程正交分频器 | 第83-88页 |
4.3.1 可编程分频器 | 第83-85页 |
4.3.2 正交分频器 | 第85-86页 |
4.3.3 占空比调整电路 | 第86页 |
4.3.4 测试结果 | 第86-88页 |
4.4 本章小结 | 第88-91页 |
第五章 高性能低功耗CMOS电压基准源的研究与设计 | 第91-107页 |
5.1 概述 | 第91-92页 |
5.2 传统带隙电压基准源及其改进结构 | 第92-96页 |
5.2.1 传统带隙电压基准源结构 | 第92-93页 |
5.2.2 利用电阻分压技术的改进结构 | 第93-95页 |
5.2.3 高电源抑制比的改进结构 | 第95-96页 |
5.3 高性能低功耗CMOS电压基准源的设计 | 第96-104页 |
5.3.1 低压共源共栅电流产生器 | 第96-97页 |
5.3.2 参考电压产生器 | 第97-98页 |
5.3.3 温度系数分析 | 第98页 |
5.3.4 电源抑制比分析 | 第98-99页 |
5.3.5 工艺变化灵敏度考虑 | 第99-100页 |
5.3.6 电阻温度系数影响 | 第100页 |
5.3.7 测试结果 | 第100-104页 |
5.4 本章小结 | 第104-107页 |
第六章 总结与展望 | 第107-109页 |
6.1 工作总结 | 第107-108页 |
6.2 工作展望 | 第108-109页 |
参考文献 | 第109-123页 |
致谢 | 第123-125页 |
攻读博士学位期间发表的学术论文与取得的其它研究成果 | 第125-126页 |