摘要 | 第4-5页 |
abstract | 第5-6页 |
1 绪论 | 第10-17页 |
1.1 课题研究背景及意义 | 第10-12页 |
1.2 国内外研究现状 | 第12-15页 |
1.2.1 国外研究现状 | 第13-14页 |
1.2.2 国内发展现状 | 第14-15页 |
1.3 课题研究内容及章节架构 | 第15-17页 |
2 系统指标及通信协议分析 | 第17-26页 |
2.1 系统指标分析 | 第17-19页 |
2.1.1 系统硬件设计原则及指标 | 第17-18页 |
2.1.2 系统硬件指标分析 | 第18-19页 |
2.2 高速串行接口协议概述 | 第19-24页 |
2.2.1 高速串行收发器特性分析 | 第20-21页 |
2.2.2 光纤接口通信协议 | 第21-22页 |
2.2.3 系统总线协议 | 第22-24页 |
2.3 系统设计方案 | 第24-25页 |
2.4 本章小结 | 第25-26页 |
3 高速多通道光纤数据采集与传输系统硬件设计 | 第26-45页 |
3.1 主控系统硬件设计 | 第26-31页 |
3.1.1 系统主控芯片选型 | 第26-28页 |
3.1.2 主控芯片配置电路 | 第28-29页 |
3.1.3 系统电源设计 | 第29-31页 |
3.2 10Gbps级数据采集接口电路硬件设计 | 第31-35页 |
3.2.1 10Gbps级数据采集接口电路方案 | 第31-32页 |
3.2.2 SFP光纤接口硬件电路设计 | 第32-34页 |
3.2.3 SFP光纤接口高速PCB阻抗原则 | 第34-35页 |
3.3 容量可扩展高速缓存电路硬件设计 | 第35-39页 |
3.3.1 容量可扩展高速缓存电路设计方案 | 第35-36页 |
3.3.2 高速缓存设备基本工作原理 | 第36-37页 |
3.3.3 DDR3容量可扩展缓存电路设计 | 第37-39页 |
3.4 PCI-Express总线及背板存储接口电路硬件设计 | 第39-44页 |
3.4.1 PCI-Express总线硬件电路设计方案 | 第39-40页 |
3.4.2 PCI-Express总线电路设计 | 第40-41页 |
3.4.3 背板存储接口电路设计 | 第41-42页 |
3.4.4 高速PCB布板效果测试 | 第42-44页 |
3.5 本章小结 | 第44-45页 |
4 高速多通道光纤数据采集与传输系统控制逻辑设计 | 第45-68页 |
4.1 10Gbps级光纤接口逻辑设计 | 第45-49页 |
4.1.1 Aurora IP核特点与定制 | 第46-47页 |
4.1.2 Aurora IP核控制时序 | 第47-48页 |
4.1.3 光纤接口功能测试 | 第48-49页 |
4.2 容量可扩展高速缓存电路逻辑设计 | 第49-56页 |
4.2.1 MIG IP核特性分析与定制 | 第50-51页 |
4.2.2 DDR3控制器时序控制 | 第51-54页 |
4.2.3 DDR3控制器时序测试 | 第54-56页 |
4.3 PCI-Express总线接口电路逻辑设计 | 第56-63页 |
4.3.1 PCI-Express总线接口IP核特点分析与定制 | 第57-59页 |
4.3.2 PCI-Express总线接口控制逻辑时序 | 第59-61页 |
4.3.3 PCI-Express总线接口功能测试 | 第61-63页 |
4.4 背板存储接口控制逻辑设计 | 第63-67页 |
4.4.1 背板存储接口通信协议 | 第63-64页 |
4.4.2 背板存储接口工作流程 | 第64-65页 |
4.4.3 背板存储接口通信测试 | 第65-67页 |
4.5 本章小结 | 第67-68页 |
5 系统测试及结果分析 | 第68-79页 |
5.1 系统测试平台搭建 | 第68-69页 |
5.2 系统指标测试 | 第69-77页 |
5.2.1 系统采集带宽测试 | 第69-72页 |
5.2.2 系统数据回放测试 | 第72-74页 |
5.2.3 系统信号采集范围测试 | 第74-77页 |
5.3 本章小结 | 第77-79页 |
6 总结与展望 | 第79-81页 |
6.1 总结 | 第79-80页 |
6.2 展望 | 第80-81页 |
参考文献 | 第81-84页 |
攻读硕士学位期间发表的论文及所取得的研究成果 | 第84-85页 |
致谢 | 第85-86页 |