摘要 | 第4-6页 |
ABSTRACT | 第6-8页 |
目录 | 第9-12页 |
第一章 绪论 | 第12-33页 |
1.1 功率集成电路与功率半导体器件 | 第12-15页 |
1.1.1 功率集成电路简介 | 第12-13页 |
1.1.2 功率半导体器件简介 | 第13-14页 |
1.1.3 LDMOS及其重要地位 | 第14-15页 |
1.2 LDMOS的设计技术 | 第15-28页 |
1.2.1 击穿电压提高技术 | 第16-24页 |
1.2.2 导通电阻降低技术 | 第24-28页 |
1.3 LDMOS耐压模型的研究进展 | 第28-31页 |
1.4 本文的主要工作 | 第31-33页 |
第二章 漂移区同型掺杂横向高压器件全域耐压模型 | 第33-64页 |
2.1 引言 | 第33页 |
2.2 任意纵向掺杂漂移区等效杂质浓度及场势分布模型 | 第33-49页 |
2.2.1 任意纵向掺杂漂移区二维泊松方程降维 | 第33-42页 |
2.2.2 同型掺杂漂移区场势分布解析 | 第42-44页 |
2.2.3 结果与讨论 | 第44-49页 |
2.3 同型掺杂漂移区击穿电压模型 | 第49-57页 |
2.3.1 漂移区完全耗尽情形 | 第50-51页 |
2.3.2 漂移区不完全耗尽情形 | 第51-52页 |
2.3.3 结果与讨论 | 第52-57页 |
2.4 同型掺杂漂移区RESURF判据 | 第57-62页 |
2.4.1 全耗尽判据 | 第58页 |
2.4.2 体内击穿判据 | 第58-59页 |
2.4.3 最优表面电场判据 | 第59-60页 |
2.4.4 结果与讨论 | 第60-62页 |
2.5 本章小结 | 第62-64页 |
第三章 漂移区异型掺杂横向高压器件耐压模型 | 第64-90页 |
3.1 引言 | 第64-65页 |
3.2 均匀掺杂埋层体硅T-RESURF高压器件 | 第65-73页 |
3.2.1 表面电势和电场分布 | 第65-67页 |
3.2.2 击穿电压模型 | 第67-69页 |
3.2.3 T-RESURF判据 | 第69-73页 |
3.3 线性掺杂埋层体硅T-RESURF高压器件 | 第73-81页 |
3.3.1 表面电势和电场分布 | 第74-78页 |
3.3.2 器件结构的优化设计 | 第78-81页 |
3.4 双导层SOI高压器件 | 第81-88页 |
3.4.1 表面电势和电场分布 | 第81-84页 |
3.4.2 击穿电压模型 | 第84-87页 |
3.4.3 双导层结构的RESURF判据 | 第87-88页 |
3.5 本章小结 | 第88-90页 |
第四章 横向高压器件漂移区纵向掺杂分布的优化设计 | 第90-103页 |
4.1 引言 | 第90页 |
4.2 横向高压器件的最优击穿性能 | 第90-93页 |
4.2.1 最优击穿电压 | 第90-92页 |
4.2.2 漂移区纵向掺杂分布对最优击穿性能的影响分析 | 第92-93页 |
4.3 横向高压器件的导通性能 | 第93-98页 |
4.3.1 任意纵向掺杂漂移区导通电阻 | 第93-95页 |
4.3.2 漂移区纵向掺杂分布对导通性能的影响分析 | 第95-98页 |
4.4 横向高压器件的FOM优值 | 第98-102页 |
4.4.1 FOM优值 | 第99页 |
4.4.2 漂移区纵向掺杂分布对FOM优值的影响分析 | 第99-102页 |
4.5 本章小结 | 第102-103页 |
第五章 0.18μm CMOS工艺的LDMOS的设计与研制 | 第103-120页 |
5.1 引言 | 第103-104页 |
5.2 LDMOS的工艺设计与性能分析 | 第104-112页 |
5.2.1 CMOS工艺简介 | 第104-105页 |
5.2.2 LDMOS的工艺设计 | 第105-109页 |
5.2.3 LDMOS的性能分析 | 第109-112页 |
5.3 LDMOS的版图设计 | 第112-117页 |
5.3.1 CMOS版图简介 | 第113-114页 |
5.3.2 LDMOS的版图设计 | 第114-117页 |
5.4 LDMOS的流片测试 | 第117-119页 |
5.5 本章小结 | 第119-120页 |
第六章 总结和展望 | 第120-123页 |
6.1 工作总结 | 第120-121页 |
6.2 研究展望 | 第121-123页 |
参考文献 | 第123-133页 |
攻读博士学位期间的研究成果 | 第133-136页 |
致谢 | 第136页 |