| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文主要内容及组织结构 | 第10-11页 |
| 第二章 ADC 的概述 | 第11-21页 |
| 2.1 ADC 的性能参数 | 第11-16页 |
| 2.1.1 静态性能参数 | 第11-14页 |
| 2.1.2 动态参数 | 第14-16页 |
| 2.2 ADC 的类型 | 第16-19页 |
| 2.2.1 快闪型（Flash）ADC | 第16-17页 |
| 2.2.2 流水线型（Pipeline）ADC | 第17-18页 |
| 2.2.3 过采样型（Sigma-delta）ADC | 第18页 |
| 2.2.4 逐次逼近型（SAR）ADC | 第18-19页 |
| 2.3 本章小结 | 第19-21页 |
| 第三章 DAC 的研究与设计 | 第21-36页 |
| 3.1 DAC 结构的选择 | 第21-23页 |
| 3.2 分段电容 DAC 的原理 | 第23-25页 |
| 3.3 分段电容 DAC 非理想因素的分析 | 第25-34页 |
| 3.3.1 寄生电容对 DAC 的影响 | 第25-29页 |
| 3.3.2 开关的非理想效应 | 第29-34页 |
| 3.4 分段电容 DAC 版图设计 | 第34-36页 |
| 3.4.1 电容选取 | 第34页 |
| 3.4.2 电容匹配 | 第34-36页 |
| 第四章 比较器的设计 | 第36-55页 |
| 4.1 比较器的参数 | 第36-38页 |
| 4.2 比较器的结构 | 第38-41页 |
| 4.2.1 开环比较器 | 第38-39页 |
| 4.2.2 可再生比较器 | 第39-41页 |
| 4.3 高速高精度比较器 | 第41-54页 |
| 4.3.1 前置放大器的设计 | 第44-48页 |
| 4.3.2 锁存器的设计及其仿真 | 第48-51页 |
| 4.3.3 比较器系统的设计与仿真 | 第51-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第五章 逐次逼近的数字控制逻辑以及系统仿真 | 第55-62页 |
| 5.1 逐次逼近的数字控制逻辑 | 第55-58页 |
| 5.1.1 数字控制逻辑的工作原理 | 第55-56页 |
| 5.1.2 数字控制的电路实现 | 第56-58页 |
| 5.2 系统仿真 | 第58-62页 |
| 5.2.1 静态指标仿真 | 第59-60页 |
| 5.2.2 动态指标仿真 | 第60-62页 |
| 第六章 总结与展望 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 附录 1 理想 DAC 模块的 veriloga 代码 | 第66-69页 |
| 附录 2 攻读硕士学位期间撰写的论文 | 第69-70页 |
| 致谢 | 第70页 |