| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 课题研究的背景和意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 本文的主要工作和结构安排 | 第14-15页 |
| 第2章 以太网技术与网络测试系统的整体方案设计 | 第15-23页 |
| 2.1 以太网技术 | 第15-16页 |
| 2.1.1 千兆以太网基础 | 第15页 |
| 2.1.2 TCP/IP体系结构与OSI参考模型 | 第15-16页 |
| 2.2 IEEE802.3协议基础 | 第16-17页 |
| 2.2.1 IEEE802.3协议概述 | 第16页 |
| 2.2.2 IEEE802.3协议帧格式 | 第16-17页 |
| 2.3 网络性能概况 | 第17-19页 |
| 2.4 网络测试系统的功能需求分析与架构 | 第19-20页 |
| 2.4.1 网络测试系统的功能需求分析 | 第19页 |
| 2.4.2 网络测试系统的设计思路与结构框图 | 第19页 |
| 2.4.3 网络测试系统的工作流程 | 第19-20页 |
| 2.5 网络测试系统的协议分析 | 第20-22页 |
| 2.5.1 网络测试系统的测试帧格式 | 第20-21页 |
| 2.5.2 数据指令与控制指令帧格式 | 第21-22页 |
| 2.6 本章小结 | 第22-23页 |
| 第3章 网络测试系统的硬件研究与设计 | 第23-43页 |
| 3.1 硬件系统的概况 | 第23页 |
| 3.1.1 硬件系统的开发环境 | 第23页 |
| 3.1.2 硬件系统的设计目标 | 第23页 |
| 3.2 测试系统硬件总体方案 | 第23-28页 |
| 3.2.1 测试系统硬件结构与方案设计 | 第23-24页 |
| 3.2.2 主要器件的选型 | 第24-28页 |
| 3.3 网络测试系统硬件电路的设计与实现 | 第28-39页 |
| 3.3.1 电源模块 | 第28-29页 |
| 3.3.2 FPGA主控模块 | 第29-31页 |
| 3.3.3 USB传输模块 | 第31-34页 |
| 3.3.4 千兆以太网模块 | 第34-37页 |
| 3.3.5 SDRAM存储模块 | 第37-38页 |
| 3.3.6 FPGA外围电路模块 | 第38-39页 |
| 3.4 网络测试系统的硬件PCB设计 | 第39-41页 |
| 3.4.1 硬件系统的板层设计 | 第39页 |
| 3.4.2 元器件布局与布线 | 第39-40页 |
| 3.4.3 电磁兼容设计 | 第40-41页 |
| 3.5 硬件系统的调试 | 第41-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第4章 网络测试系统的软件设计 | 第43-67页 |
| 4.1 网络测试系统软件总体方案 | 第43页 |
| 4.1.1 系统软件设计要求 | 第43页 |
| 4.1.2 系统软件方案 | 第43页 |
| 4.2 网络测试系统软件开发环境 | 第43-45页 |
| 4.2.1 下位机软件开发工具 | 第43-45页 |
| 4.2.2 上位机软件开发环境 | 第45页 |
| 4.3 CHECKSUM算法和CRC32算法的原理与实现 | 第45-51页 |
| 4.3.1 CHECKSUM算法与实现 | 第45-48页 |
| 4.3.2 CRC及并行化原理 | 第48-50页 |
| 4.3.3 CRC32算法与16位并行CRC32算法的实现 | 第50-51页 |
| 4.4 主控端软件的具体实现 | 第51-62页 |
| 4.4.1 主控制器FPGA内部程序的结构与工作原理 | 第51-52页 |
| 4.4.2 千兆以太网接收模块 | 第52-53页 |
| 4.4.3 接收帧处理模块 | 第53-55页 |
| 4.4.4 双口RAM和缓存模块 | 第55-56页 |
| 4.4.5 USB控制模块 | 第56-58页 |
| 4.4.6 发送帧处理模块 | 第58-59页 |
| 4.4.7 SDRAM模块 | 第59页 |
| 4.4.8 USB固件模块 | 第59-62页 |
| 4.5 从端程序的结构和工作原理 | 第62-63页 |
| 4.6 上位机控制软件的设计 | 第63-66页 |
| 4.6.1 上位机软件功能需求分析 | 第63页 |
| 4.6.2 上位机软件的构成 | 第63-64页 |
| 4.6.3 上位机软件的设计 | 第64-66页 |
| 4.7 本章小结 | 第66-67页 |
| 第5章 系统的测试与结果分析 | 第67-79页 |
| 5.1 主控端USB模块传输功能的测试 | 第67-69页 |
| 5.1.1 USB从上位机接收数据测试 | 第67-68页 |
| 5.1.2 USB发送数据到上位机测试 | 第68-69页 |
| 5.2 千兆以太网通信的测试 | 第69-71页 |
| 5.2.1 千兆以太网接收数据测试 | 第69页 |
| 5.2.2 千兆以太网发送数据测试 | 第69-71页 |
| 5.3 SDRAM的测试 | 第71页 |
| 5.4 系统的帧解析测试 | 第71-73页 |
| 5.4.1 系统的以太网包组包测试 | 第71-73页 |
| 5.4.2 系统的以太网包解包测试 | 第73页 |
| 5.5 系统的互通测试 | 第73-78页 |
| 5.6 本章小结 | 第78-79页 |
| 第6章 总结与展望 | 第79-81页 |
| 6.1 总结 | 第79页 |
| 6.2 展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-86页 |
| 攻读学位期间参加的项目和科研成果 | 第86页 |
