| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 THz-ISAR简介及其研究意义 | 第16-17页 |
| 1.2 THz-ISAR成像技术发展现状 | 第17-20页 |
| 1.3 论文的主要内容安排 | 第20-22页 |
| 第二章 THz-ISAR成像理论基础 | 第22-36页 |
| 2.1 转台成像 | 第22-23页 |
| 2.2 THz-ISAR回波模型以及回波相干化 | 第23-27页 |
| 2.2.1 THz-ISAR回波模型 | 第23-25页 |
| 2.2.2 回波相干化 | 第25-27页 |
| 2.3 平动补偿 | 第27-30页 |
| 2.3.1 包络对齐 | 第28-30页 |
| 2.4 目标转动时散射点徙动的影响及其补偿 | 第30-32页 |
| 2.5 THz-ISAR算法仿真分析和实验室数据处理 | 第32-34页 |
| 2.6 本章小结 | 第34-36页 |
| 第三章 FPGA的设计原理和DDR2 SDRAM介绍 | 第36-46页 |
| 3.1 FPGA芯片介绍及其结构 | 第36-37页 |
| 3.2 FPGA开发流程及其设计思想与技巧 | 第37-39页 |
| 3.2.1 FPGA开发流程 | 第37-38页 |
| 3.2.2 FPGA设计思想与技巧 | 第38-39页 |
| 3.3 DDR2 SDRAM及其控制器介绍 | 第39-45页 |
| 3.3.1 DDR2 SDRAM介绍 | 第39-41页 |
| 3.3.2 MIG IP核 | 第41-45页 |
| 3.4 本章小结 | 第45-46页 |
| 第四章 THz-ISAR成像关键模块在FPGA中的实现 | 第46-68页 |
| 4.1 回波相干化的FPGA实现 | 第46-49页 |
| 4.1.1 FFT/IFFT的FPGA实现 | 第46-48页 |
| 4.1.2 相位校正函数的FPGA实现 | 第48-49页 |
| 4.2 包络对齐的FPGA实现 | 第49-56页 |
| 4.2.1 数据缓存的FPGA实现 | 第50-52页 |
| 4.2.2 校正参考模块的FPGA实现 | 第52页 |
| 4.2.3 复数求模的FPGA实现 | 第52-53页 |
| 4.2.4 复乘、求最值的FPGA实现 | 第53-54页 |
| 4.2.5 时延校正的FPGA实现 | 第54-55页 |
| 4.2.6 FPGA仿真处理与理论处理结果对比 | 第55-56页 |
| 4.3 数据转置设计 | 第56-63页 |
| 4.3.1 矩阵转置实现步骤 | 第56-58页 |
| 4.3.2 转置模块划分 | 第58-61页 |
| 4.3.3 转置模块仿真和板级测试结果 | 第61-63页 |
| 4.4 散射点徙动补偿的FPGA实现 | 第63-67页 |
| 4.4.1 Keystone变换的FPGA实现方法 | 第64-65页 |
| 4.4.2 DFT+IFFT的FPGA实现 | 第65-66页 |
| 4.4.3 仿真结果对比分析 | 第66-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 总结与展望 | 第68-70页 |
| 5.1 工作总结 | 第68-69页 |
| 5.2 工作展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
| 1.基本情况 | 第76页 |
| 2.教育背景 | 第76页 |
| 3.攻读硕士学位期间的研究成果 | 第76-77页 |
