| 摘要 | 第4-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第8-17页 |
| 1.1 引言 | 第8-9页 |
| 1.2 数字视频压缩标准的发展历史 | 第9-12页 |
| 1.3 选题意义与国内外研究现状 | 第12-14页 |
| 1.4 本论文的主要内容与结构安排 | 第14-17页 |
| 第二章 新一代视频标准HEVC关键算法分析 | 第17-30页 |
| 2.1 引言 | 第17-18页 |
| 2.2 HEVC树形图像分割方式 | 第18-20页 |
| 2.3 高并行性的HEVC CABAC算法 | 第20-22页 |
| 2.4 灵活的HEVC变换单元与变换类型 | 第22-23页 |
| 2.5 灵活的HEVC预测单元 | 第23-25页 |
| 2.6 改进的HEVC帧内预测 | 第25-26页 |
| 2.7 改进的HEVC帧间预测 | 第26-28页 |
| 2.8 改进的HEVC去方块滤波器 | 第28页 |
| 2.9 HEVC SAO滤波器 | 第28-30页 |
| 第三章 多标准熵解码模块VLSI结构 | 第30-43页 |
| 3.1 引言 | 第30页 |
| 3.2 视频码流结构分析与熵编码算法简介 | 第30-35页 |
| 3.3 多标准熵解码单元的VLSI结构 | 第35-41页 |
| 3.4 实验结果与比较 | 第41-43页 |
| 第四章 多标准IDCT/IDST模块VLSI结构 | 第43-61页 |
| 4.1 引言 | 第43页 |
| 4.2 DCT/DST简介 | 第43-47页 |
| 4.3 一维DCT变换的快速算法 | 第47-53页 |
| 4.4 多标准DCT/DST模块的VLSI结构 | 第53-58页 |
| 4.5 实验结果及比较 | 第58-61页 |
| 第五章 多标准帧内预测模块的VLSI结构 | 第61-78页 |
| 5.1 引言 | 第61页 |
| 5.2 帧内预测算法简介 | 第61-68页 |
| 5.3 多标准帧内预测模块VLSI结构 | 第68-76页 |
| 5.4 实验结果及比较 | 第76-78页 |
| 第六章 多标准运动补偿模块VLSI结构 | 第78-97页 |
| 6.1 引言 | 第78页 |
| 6.2 帧间预测与运动补偿算法简介 | 第78-85页 |
| 6.3 H.264/HEVC分像素内插器VLSI结构 | 第85-95页 |
| 6.4 实验结果与对比 | 第95-97页 |
| 第七章 多标准环路滤波器模块VLSI结构 | 第97-111页 |
| 7.1 引言 | 第97页 |
| 7.2 环路滤波算法简介 | 第97-100页 |
| 7.3 HEVC/H.264环路滤波器VLSI结构 | 第100-108页 |
| 7.4 实验结果及比较 | 第108-111页 |
| 第八章 解码器顶层架构与优化 | 第111-122页 |
| 8.1 引言 | 第111页 |
| 8.2 H.264/HEVC视频解码的流水线粒度 | 第111-114页 |
| 8.3 异步流水线与多时钟域 | 第114-117页 |
| 8.4 H.264/HEVC解码器总线接口优化 | 第117-119页 |
| 8.5 实验结果与对比 | 第119-122页 |
| 第九章 H.264/HEVC视频解码系统的验证与物理实现 | 第122-132页 |
| 9.1 引言 | 第122页 |
| 9.2 H.264/HEVC解码器的RTL验证 | 第122-124页 |
| 9.3 H.264/HEVC解码器的FPGA验证 | 第124-127页 |
| 9.4 H.264/HEVC解码器的物理实现 | 第127-129页 |
| 9.5 H.264/HEVC解码器的芯片测试 | 第129-132页 |
| 第十章 总结与展望 | 第132-134页 |
| 参考文献 | 第134-139页 |
| 博士期间发表的论文与专利情况 | 第139-141页 |
| 致谢 | 第141-142页 |
