基于FPGA的H.264帧内编码模块的实现与优化
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景 | 第14页 |
| 1.2 视频压缩技术的发展历史 | 第14-17页 |
| 1.3 研究现状 | 第17页 |
| 1.4 本文主要内容及结构安排 | 第17-20页 |
| 第二章 H.264压缩标准及FPGA开发流程 | 第20-28页 |
| 2.1 H.264编码器简介 | 第20-21页 |
| 2.2 H.264编码关键技术 | 第21-22页 |
| 2.3 FPGA可编程逻辑技术 | 第22-25页 |
| 2.3.1 FPGA简介 | 第22-23页 |
| 2.3.2 FPGA开发流程 | 第23-25页 |
| 2.3.3 硬件描述语言 | 第25页 |
| 2.4 硬件开发环境 | 第25-28页 |
| 第三章 帧内编码模块的实现与优化 | 第28-64页 |
| 3.1 亮度intra4x4 | 第28-39页 |
| 3.1.1 功能与原理 | 第28-29页 |
| 3.1.2 实现与分析 | 第29-33页 |
| 3.1.3 并行化处理 | 第33-37页 |
| 3.1.4 仿真与验证 | 第37-39页 |
| 3.2 熵编码 | 第39-48页 |
| 3.2.1 功能与原理 | 第39-41页 |
| 3.2.2 实现与分析 | 第41-43页 |
| 3.2.3 并行化处理 | 第43-45页 |
| 3.2.4 仿真与验证 | 第45-48页 |
| 3.3 量化 | 第48-57页 |
| 3.3.1 功能与原理 | 第48-50页 |
| 3.3.2 实现与分析 | 第50-53页 |
| 3.3.3 并行化处理 | 第53-54页 |
| 3.3.4 仿真与验证 | 第54-57页 |
| 3.4 反量化 | 第57-64页 |
| 3.4.1 功能与原理 | 第57-58页 |
| 3.4.2 实现与分析 | 第58-60页 |
| 3.4.3 并行化处理 | 第60页 |
| 3.4.4 仿真与验证 | 第60-64页 |
| 第四章 编码器整体设计与性能分析 | 第64-70页 |
| 4.1 整体设计 | 第64-67页 |
| 4.2 性能分析 | 第67-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
