12bit，100MS/s采样率流水线ADC的设计与实现
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 缩略词表 | 第8-11页 |
| 1 绪论 | 第11-15页 |
| ·课题背景及意义 | 第11-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·本论文的主要工作和安排 | 第14-15页 |
| 2 高速PIPELINED ADC的基本工作原理 | 第15-25页 |
| ·ADC的主要性能指标 | 第15-18页 |
| ·静态参数 | 第15-17页 |
| ·动态参数 | 第17-18页 |
| ·PIPELINED ADC的基本结构及工作原理 | 第18-23页 |
| ·非理想特性及误差来源分析 | 第23-25页 |
| 3 流水线ADC单元电路研究与设计 | 第25-45页 |
| ·前置采样保持电路研究与设计 | 第25-39页 |
| ·开关电容采样保持电路结构及原理 | 第25-27页 |
| ·误差源分析 | 第27-31页 |
| ·运算放大器的设计及共模反馈 | 第31-36页 |
| ·自举开关的设计 | 第36-37页 |
| ·高频T型开关的设计 | 第37-38页 |
| ·采样保持电路设计 | 第38-39页 |
| ·级电路模块 | 第39-43页 |
| ·子ADC的设计 | 第39-42页 |
| ·MDAC的设计 | 第42-43页 |
| ·最后一级FLASH ADC的设计 | 第43页 |
| ·数字模块的设计 | 第43-45页 |
| 4 流水线ADC的仿真 | 第45-53页 |
| ·采样保持电路的仿真 | 第45-48页 |
| ·级电路的仿真 | 第48-49页 |
| ·动态比较器的仿真 | 第49-50页 |
| ·整体仿真 | 第50-53页 |
| 5 版图设计及测试结果 | 第53-63页 |
| ·版图设计注意事项 | 第53-56页 |
| ·电阻电容的版图 | 第53页 |
| ·运放的版图 | 第53-54页 |
| ·ADC的版图 | 第54页 |
| ·隔离与屏蔽 | 第54-55页 |
| ·匹配与对称性的考虑 | 第55-56页 |
| ·版图总体考虑与布局 | 第56页 |
| ·部分电路的版图 | 第56-58页 |
| ·测试方案设计 | 第58-60页 |
| ·测试结果 | 第60-63页 |
| 6 数字校准技术的研究 | 第63-71页 |
| ·数字校准技术 | 第63-64页 |
| ·一种校准开环运放增益非线性的数字校准技术 | 第64-68页 |
| ·运放非线性误差模型 | 第64-65页 |
| ·数字域校准模型 | 第65-68页 |
| ·MATLAB仿真结果 | 第68-71页 |
| 7 总结及展望 | 第71-73页 |
| 参考文献 | 第73-78页 |
| 作者简历及在学期间所取得的科研成果 | 第78页 |
