基于大点数FFT运算器的雷达信号高速处理
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·论文的研究背景 | 第10页 |
| ·课题研究的现状及相关技术的发展 | 第10-13页 |
| ·雷达信号处理的研究现状 | 第10-11页 |
| ·FPGA 的功能特点及应用趋势 | 第11-12页 |
| ·主要完成的内容 | 第12-13页 |
| ·论文内容的安排 | 第13-14页 |
| 第二章 高速雷达信号处理的基本理论 | 第14-23页 |
| ·雷达信号处理的基本内容 | 第14-16页 |
| ·雷达信号处理的基本内容分析 | 第14-15页 |
| ·雷达信号处理流程及关键步骤 | 第15-16页 |
| ·高速雷达信号精确测量的技术指标 | 第16-19页 |
| ·工作频率范围及采样频率 | 第16-17页 |
| ·灵敏度 | 第17页 |
| ·测频精度及精确测频误差 | 第17-18页 |
| ·测频精度 | 第17-18页 |
| ·精确测频误差 | 第18页 |
| ·精确测量的时间 | 第18-19页 |
| ·大点数 FFT 运算器的算法原理 | 第19-20页 |
| ·频谱检测的原理 | 第20-23页 |
| ·谱峰搜索 | 第22页 |
| ·带宽估计 | 第22-23页 |
| 第三章 高速雷达信号处理方案研究及关键技术 | 第23-39页 |
| ·雷达信号处理硬件平台方案 | 第23-27页 |
| ·雷达信号处理硬件设计方案选择 | 第23-24页 |
| ·雷达信号处理硬件组成框图 | 第24-26页 |
| ·关键器件的选择 | 第26-27页 |
| ·关键技术 | 第27-39页 |
| ·级联流水结构超长可变点 FFT 运算器设计技术 | 第27-34页 |
| ·FFT 点数设计 | 第28-29页 |
| ·浮点模块的应用 | 第29页 |
| ·流水线结构 | 第29-30页 |
| ·中间旋转因子生成方法 | 第30-32页 |
| ·地址的产生方法 | 第32-33页 |
| ·复乘结构 | 第33-34页 |
| ·频谱检测技术 | 第34-39页 |
| ·幅度比值校正法 | 第34-35页 |
| ·利用加窗校正法 | 第35-39页 |
| 第四章 雷达信号处理实现及测试 | 第39-61页 |
| ·雷达信号处理硬件平台的实现 | 第39-40页 |
| ·可变大点数 FFT 运算器的设计实现 | 第40-46页 |
| ·可变点的实现方法 | 第40-41页 |
| ·流水线结构的实现方法 | 第41-42页 |
| ·基本运算单元 | 第42-44页 |
| ·行变换各级存储器地址生成方法 | 第44-46页 |
| ·二维可变大点数 FFT 的组成及控制 | 第46-51页 |
| ·二维可变大点数 FFT 的组成 | 第46-47页 |
| ·状态机控制 | 第47-48页 |
| ·DDR2 存储器读写控制 | 第48-50页 |
| ·运算流程 | 第50-51页 |
| ·频谱检测的设计实现 | 第51-54页 |
| ·谱峰搜索 | 第51-53页 |
| ·自动带宽估计 | 第53-54页 |
| ·系统程序实现及仿真测试 | 第54-61页 |
| ·FPGA 程序实现及仿真 | 第54-56页 |
| ·FPGA 程序实现 | 第54-55页 |
| ·FPGA 程序仿真结果 | 第55-56页 |
| ·测试结果分析与讨论 | 第56-61页 |
| 第五章 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 攻硕期间取得的研究成果 | 第65-66页 |
