| 目录 | 第1-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| 1．1 软件无线电的研究及发展动态 | 第11页 |
| 1．2 软件无线电结构及特点 | 第11-13页 |
| 1．3 本文的主要工作 | 第13-14页 |
| 第二章 数字接收机原理 | 第14-22页 |
| 2．1 数字接收基础理论 | 第14-19页 |
| 2．1．1 采样定理 | 第14-15页 |
| 2．1．2 带通采样 | 第15-16页 |
| 2．1．3 数字解调 | 第16-19页 |
| 2．2 接收机方案选择 | 第19-22页 |
| 2．2．1 应用ADC直接在射频端进行模数变换方案 | 第19-20页 |
| 2．2．3 宽带中频数字化方案 | 第20-22页 |
| 第三章 ADC的分析与选择 | 第22-29页 |
| 3．1 中频高速模/数转换器设计 | 第22-23页 |
| 3．2 ADC关键性能分析 | 第23-25页 |
| 3．3 数据采集模块的设计 | 第25-29页 |
| 第四章 可编程数字下变频器的设计 | 第29-52页 |
| 4．1 基于FPGA的数字下变频设计方案 | 第29-30页 |
| 4．2 基于多相滤波结构的数字正交变换模块设计 | 第30-36页 |
| 4．3 可编程数字下变频的多速率转换和信道化滤波器模块设计 | 第36-52页 |
| 4．3．1 多速率处理和信道化滤波器模块整体结构 | 第36-37页 |
| 4．3．2 多级积分梳状实现抽取、内插滤波器模块设计 | 第37-41页 |
| 4．3．3 多级积分梳状滤波器的通带滚降补偿滤波器模块设计 | 第41-44页 |
| 4．3．4 多级半带2~K倍抽取滤波器模块设计 | 第44-48页 |
| 4．3．5 可编程FIR信道整形滤波器模块设计 | 第48-49页 |
| 4．3．6 平方根升余弦脉冲成形滤波器模块设计 | 第49-52页 |
| 第五章 中频采样软件接收机基带处理端的研究 | 第52-69页 |
| 5．1 软件解调的DSP算法研究 | 第52-58页 |
| 5．1．1 数字正交解调的通用模型 | 第52-54页 |
| 5．1．2 AM信号的解调 | 第54-55页 |
| 5．1．3 FM信号的解调 | 第55-58页 |
| 5．2 一种适用于DSP的BPSK/QPSK的解调技术 | 第58-64页 |
| 5．2．1 正交分路和数字处理 | 第58-59页 |
| 5．2．2 旋转变换 | 第59-60页 |
| 5．2．3 相位误差信号的提取 | 第60-61页 |
| 5．2．4 相位跟踪 | 第61-62页 |
| 5．2．5 解调器的DSP实现 | 第62-64页 |
| 5．3 DSP芯片的选择原则 | 第64-68页 |
| 5．3．1 概述 | 第64-65页 |
| 5．3．2 DSP芯片的种类 | 第65-66页 |
| 5．3．3 DSP在通信中的应用分类与设计要素 | 第66-67页 |
| 5．3．4 对需求的标准化度量 | 第67页 |
| 5．3．5 DSP芯片的选择 | 第67-68页 |
| 5．4 TMS320c6000源代码开发流程和代码优化技术 | 第68-69页 |
| 第六章 PCI总线接口 | 第69-79页 |
| 6．1 PCI总线简介 | 第69-73页 |
| 6．1．1 PCI总线系统结构 | 第69-70页 |
| 6．1．2 PCI总线信号 | 第70页 |
| 6．1．3 PCI总线特点 | 第70-71页 |
| 6．1．4 PCI总线操作 | 第71-72页 |
| 6．1．5 PCI总线仲裁与编址 | 第72页 |
| 6．1．6 PCI配置寄存器 | 第72-73页 |
| 6．2 PCI总线接口硬件实现 | 第73-79页 |
| 6．2．1 PCI总线接口芯片S5933 | 第74-76页 |
| 6．2．2 S5933设计 | 第76-77页 |
| 6．2．3 S5933配置 | 第77-79页 |
| 结束语 | 第79-80页 |
| 参考文献 | 第80-81页 |
| 致谢 | 第81页 |
