| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| Contents | 第10-13页 |
| 第一章 绪论 | 第13-18页 |
| ·研究背景及研究意义 | 第13-14页 |
| ·脑电图机概述 | 第14-15页 |
| ·国内外研究现状 | 第15-17页 |
| ·论文主要内容 | 第17-18页 |
| 第二章 256导联脑电图机系统整体方案设计 | 第18-23页 |
| ·系统功能需求分析 | 第18-19页 |
| ·系统设计方案比较与分析 | 第19-20页 |
| ·256导联脑电图机同步采集系统整体方案设计 | 第20-23页 |
| 第三章 放大器核心硬件电路设计 | 第23-36页 |
| ·放大器硬件系统框图 | 第23-24页 |
| ·信号放大调理模块硬件设计 | 第24-25页 |
| ·信号放大电路原理框图 | 第24-25页 |
| ·AD转换电路 | 第25页 |
| ·FPGA多通道采集模块硬件设计 | 第25-27页 |
| ·FPGA选型 | 第25-26页 |
| ·FPGA外围接口电路设计 | 第26-27页 |
| ·ARM主控制器模块 | 第27-33页 |
| ·主控制器选型 | 第27-29页 |
| ·数据并行传输接口设计 | 第29-30页 |
| ·LCD显示及其驱动电路 | 第30-31页 |
| ·嵌入式以太网接口电路 | 第31-33页 |
| ·其他外围电路 | 第33页 |
| ·放大器供电设计 | 第33-35页 |
| ·小结 | 第35-36页 |
| 第四章 256导联脑电图机采集控制与数据通信底层软件设计 | 第36-57页 |
| ·FPGA多通道并行采集程序设计 | 第36-39页 |
| ·多通道并行同步采集原理 | 第36-37页 |
| ·FPGA采集控制 | 第37页 |
| ·FPGA数据缓冲原理 | 第37-38页 |
| ·FPGA缓冲区数据发送 | 第38-39页 |
| ·uIP在LPC1788上的移植 | 第39-50页 |
| ·uIP协议栈简介 | 第39-42页 |
| ·uIP在LPC1788上的移植 | 第42页 |
| ·UDP数据发送程序在uIP中的实现 | 第42-46页 |
| ·UDP数据发送程序改进 | 第46-50页 |
| ·波形显示程序设计 | 第50-51页 |
| ·主控制器IAP自动升级程序实现 | 第51-56页 |
| ·LPC1788微控制器的IAP实现 | 第52-54页 |
| ·IAP升级方案软件设计 | 第54-56页 |
| ·小结 | 第56-57页 |
| 第五章 系统调试结果与分析 | 第57-63页 |
| ·调试策略与方法 | 第57-58页 |
| ·以太网模块调试 | 第58-59页 |
| ·LCD显示模块调试分析 | 第59-60页 |
| ·FPGA采集模块调试 | 第60-61页 |
| ·调试结果分析 | 第61-63页 |
| 第六章 总结与展望 | 第63-66页 |
| ·总结 | 第63-64页 |
| ·展望 | 第64-66页 |
| 参考文献 | 第66-71页 |
| 攻读硕士学位期间发表论文 | 第71-74页 |
| 致谢 | 第74页 |