| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-14页 |
| 1 数字图像处理概述 | 第6-7页 |
| 2 数字图像缩放技术概述 | 第7-8页 |
| 3 高清数字电视介绍 | 第8-12页 |
| 4 当前图像缩放算法中存在的问题 | 第12页 |
| 5 本文研究的主要内容与创新 | 第12-14页 |
| 第二章 传统图像缩放算法概述 | 第14-24页 |
| 6 插值原理 | 第14-16页 |
| 7 常见算法概述 | 第16-22页 |
| ·最邻近算法（Nearest） | 第16-17页 |
| ·二次线性插值算法（Bilinear?Interpolation） | 第17-18页 |
| ·双三次插值（Bicubic?Interpolation） | 第18-20页 |
| ·Lanczos3 算法 | 第20-22页 |
| 8 滤波函数频域分析 | 第22-24页 |
| 第三章 边沿自适应图像缩放算法 | 第24-36页 |
| 1 概述 | 第24页 |
| 2 多边缘检测插值算法 | 第24-27页 |
| 3 基于块模式的自适应滤波算法(BPMZA) | 第27-31页 |
| ·图像块分类算法 | 第27-28页 |
| ·有向滤波算法 | 第28-30页 |
| ·双线性滤波算法 | 第30页 |
| ·任意倍数缩放功能的考虑 | 第30-31页 |
| ·BPMZA 算法小结 | 第31页 |
| 4 BPMZA 算法改进 | 第31-36页 |
| ·IMBPMZA 算法 | 第31-33页 |
| ·固定放大倍数的IMBPMZA 算法 | 第33-36页 |
| 第四章 图像缩放算法比较 | 第36-52页 |
| 1 主观评价 | 第37-44页 |
| 2 客观评价 | 第44-52页 |
| 第五章 总体硬件设计 | 第52-64页 |
| 1 开发环境 | 第52-54页 |
| ·Verilog?HDL 语言介绍 | 第52-53页 |
| ·Xilinx?FPGA 的特点 | 第53-54页 |
| 2 硬件结构设计 | 第54-61页 |
| ·硬件总体设计 | 第54-55页 |
| ·寄存器堆模块 | 第55-56页 |
| ·方向判断模块 | 第56-60页 |
| ·滤波器模块 | 第60-61页 |
| 3 FPGA 综合结果 | 第61-64页 |
| ·综合结果 | 第61-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70页 |