基于SiGe BiCMOS工艺的高速、低功耗锁相环的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·锁相环技术的发展 | 第9-10页 |
| ·国内外发展现状 | 第10-12页 |
| ·论文的主要工作 | 第12-14页 |
| 第二章 锁相环的工作原理 | 第14-43页 |
| ·锁相环的基本构成 | 第14-27页 |
| ·检相器 | 第14-20页 |
| ·环路滤波器 | 第20-22页 |
| ·压控振荡器 | 第22-24页 |
| ·分频器 | 第24-27页 |
| ·锁相环的基本原理 | 第27-32页 |
| ·锁相环的噪声 | 第32-34页 |
| ·锁相环的主要参数 | 第34-43页 |
| ·锁相环动态性能参数 | 第34-36页 |
| ·相位噪声与时序抖动 | 第36-40页 |
| ·毛刺 | 第40-43页 |
| 第三章 锁相环的设计 | 第43-59页 |
| ·锁相环的设计指标 | 第43页 |
| ·压控振荡器的设计 | 第43-50页 |
| ·VCO 的主要性能指标 | 第43-44页 |
| ·相位噪声模型 | 第44-47页 |
| ·VCO 的电路结构设计 | 第47-50页 |
| ·分频器的设计 | 第50-54页 |
| ·分频器的主要结构 | 第50-52页 |
| ·分频器的设计过程 | 第52-54页 |
| ·检相器的设计 | 第54-59页 |
| ·鉴频鉴相器的设计 | 第54-57页 |
| ·电荷泵的设计 | 第57-59页 |
| 第四章 锁相环频率合成器的设计 | 第59-66页 |
| ·高阶锁相环系统 | 第59-61页 |
| ·四阶PLL 频率合成器的设计 | 第61-64页 |
| ·锁相环的SIMULINK 行为建模 | 第64-66页 |
| 第五章 锁相环的设计仿真结果 | 第66-75页 |
| ·压控振荡器的仿真 | 第66-67页 |
| ·分频器的仿真 | 第67-69页 |
| ·检相器的仿真 | 第69-73页 |
| ·PFD 的仿真结果. | 第69-71页 |
| ·PFD 和CP 的联合仿真 | 第71-73页 |
| ·系统仿真 | 第73-75页 |
| 第六章 结论 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 攻硕期间取得的研究成果 | 第82-83页 |
