| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-14页 |
| 1 绪论 | 第14-20页 |
| ·计算机与存储器 | 第14-15页 |
| ·存储器的分类 | 第15-18页 |
| ·非易失性存储器 | 第16页 |
| ·易失性存储器 | 第16-18页 |
| ·先进半导体制造工艺带来的挑战 | 第18页 |
| ·研究内容与创新点 | 第18-20页 |
| 2 SRAM操作简介 | 第20-24页 |
| ·SRAM概述 | 第20-21页 |
| ·SRAM数据保持操作 | 第21-22页 |
| ·SRAM写操作 | 第22-23页 |
| ·SRAM读操作 | 第23-24页 |
| 3 SRAM存储单元 | 第24-30页 |
| ·4T2R存储单元 | 第24-25页 |
| ·6T CMOS存储单元 | 第25-27页 |
| ·其它形式的存储单元 | 第27-28页 |
| ·存储单元的设计 | 第28-30页 |
| 4 SRAM译码电路 | 第30-42页 |
| ·logical effort理论 | 第30-31页 |
| ·动态逻辑译码电路 | 第31-32页 |
| ·Johnson对称或非门 | 第32-33页 |
| ·译码电路的设计 | 第33-42页 |
| ·使用logical effort理论设计最优译码电路 | 第33-34页 |
| ·多级译码 | 第34-36页 |
| ·使用非对称的逻辑门 | 第36-38页 |
| ·译码电路总体架构 | 第38-42页 |
| 5 SRAM灵敏放大器 | 第42-53页 |
| ·简介 | 第42页 |
| ·常用灵敏放大器 | 第42-48页 |
| ·灵敏放大器类型1 | 第43页 |
| ·灵敏放大器类型2 | 第43-44页 |
| ·灵敏放大器类型3 | 第44-45页 |
| ·灵敏放大器类型4 | 第45-47页 |
| ·灵敏放大器类型5 | 第47-48页 |
| ·灵敏放大器的设计 | 第48-53页 |
| ·各种灵敏放大器的性能比较 | 第48-49页 |
| ·放大器参数的确定 | 第49-53页 |
| 6 SRAM时钟电路 | 第53-64页 |
| ·最简单的SRAM时钟电路 | 第53-54页 |
| ·经典SRAM时钟电路 | 第54-57页 |
| ·时钟电路的设计 | 第57-64页 |
| ·两种放电技术的比较 | 第57-62页 |
| ·时钟信号的产生 | 第62-64页 |
| 7 SRAM多路选择器 | 第64-83页 |
| ·电流型SRAM多路选择器 | 第64-65页 |
| ·多路选择器的研究及设计 | 第65-83页 |
| ·一级SRAM多路选择器 | 第65-67页 |
| ·二级SRAM多路选择器 | 第67-70页 |
| ·多路选择器的尺寸 | 第70-72页 |
| ·128x8阵列的多路选择器 | 第72-75页 |
| ·多路选择架构的比较 | 第75-83页 |
| 8 系统版图设计及仿真结果 | 第83-88页 |
| ·系统版图设计 | 第84-85页 |
| ·仿真结果 | 第85-88页 |
| 9 总结与展望 | 第88-90页 |
| 参考文献 | 第90-94页 |
| 攻读学位期间所取得的科研成果 | 第94页 |