高性能低功耗嵌入式内存管理单元设计研究
| 致谢 | 第1-7页 |
| 摘要 | 第7-9页 |
| ABSTRACT | 第9-16页 |
| 第1章 绪论 | 第16-29页 |
| ·研究背景与意义 | 第16-18页 |
| ·嵌入式MMU研究现状及关键技术 | 第18-23页 |
| ·Filter-TLB技术 | 第20页 |
| ·Banked-TLB技术 | 第20-21页 |
| ·支持多种页面大小的TLB技术 | 第21页 |
| ·编译器支持的旁路TLB | 第21-22页 |
| ·可综合的两级分层TLB技术 | 第22-23页 |
| ·嵌入式TLB技术发展趋势 | 第23页 |
| ·论文的技术路线与创新点 | 第23-26页 |
| ·论文的研究基础 | 第26-27页 |
| ·论文研究内容和组织结构 | 第27-29页 |
| 第2章 内存管理单元与片上高速缓存概述 | 第29-49页 |
| ·片上高速缓存Cache简介 | 第30-37页 |
| ·Cache的工作原理 | 第31-32页 |
| ·Cache的分类 | 第32-34页 |
| ·Cache的设计要素 | 第34-36页 |
| ·C-CORE Cache设计简介 | 第36-37页 |
| ·内存管理单元MMU简介 | 第37-43页 |
| ·MMU地址转换简介 | 第38-41页 |
| ·TLB表项 | 第41-43页 |
| ·C-CORE内存管理单元简介 | 第43-48页 |
| ·本章小结 | 第48-49页 |
| 第3章 嵌入式内存管理单元的设计研究 | 第49-77页 |
| ·高性能低功耗的嵌入式TLB研究设计 | 第50-61页 |
| ·复用高速缓存资源共享的TLB设计 | 第51-55页 |
| ·多进程共享的TLB缓存行窗口 | 第55-56页 |
| ·TLB表项的动态扩展方法 | 第56-58页 |
| ·编码标识位的TLB加锁实现 | 第58-59页 |
| ·动态支持多页面的Micro TLB设计 | 第59-61页 |
| ·内存管理单元的寄存器编程接口设计 | 第61-66页 |
| ·MMU异常及处理机制 | 第66-68页 |
| ·高性能通用协处理器接口设计研究 | 第68-76页 |
| ·通用协处理器接口专有指令集 | 第70-72页 |
| ·通用协处理器接口的流水线设计 | 第72-74页 |
| ·动态可配置的协处理器中断机制 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第4章 嵌入式内存管理单元的验证 | 第77-87页 |
| ·MMU验证平台简介 | 第78-80页 |
| ·MMU验证流程及主要功能测试点 | 第80-82页 |
| ·实验结果与分析 | 第82-85页 |
| ·本章小结 | 第85-87页 |
| 第5章 总结与展望 | 第87-90页 |
| ·论文研究工作总结 | 第87-88页 |
| ·今后工作的展望 | 第88-90页 |
| 参考文献 | 第90-93页 |
| 攻读学位期间发表/录用的学术论文 | 第93页 |
| 攻读学位期间申请/授权的发明专利 | 第93页 |
