| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 高速模数转换器的研究背景及意义 | 第9页 |
| 1.2 折叠插值模数转换器国内外研究现状 | 第9-11页 |
| 1.3 本文组织结构和工作内容 | 第11-13页 |
| 第2章 模数转换器概述 | 第13-21页 |
| 2.1 模数转换器的工作原理 | 第13页 |
| 2.2 模数转换器的性能参数 | 第13-16页 |
| 2.2.1 静态参数 | 第13-15页 |
| 2.2.2 动态参数 | 第15-16页 |
| 2.3 几种常见高速模数转换器架构 | 第16-20页 |
| 2.3.1 快闪型模数转换器(FlashADC) | 第16-17页 |
| 2.3.2 两步式模数转换器(Two-StepADC) | 第17-18页 |
| 2.3.3 流水线结构模数转换器(PipelineADC) | 第18页 |
| 2.3.4 折叠插值模数转换器(FoldingandInterpolatingADC) | 第18-19页 |
| 2.3.5 逐次逼近型模数转换器(SuccessiveApproximationADC) | 第19-20页 |
| 2.3.6 高速模数转换器性能比较 | 第20页 |
| 2.4 小结 | 第20-21页 |
| 第3章 折叠插值模数转换器概述 | 第21-29页 |
| 3.1 单路折叠 | 第21-23页 |
| 3.2 多路折叠 | 第23-24页 |
| 3.3 插值 | 第24-25页 |
| 3.4 级联折叠 | 第25-26页 |
| 3.5 粗细量化通道协同编码 | 第26-27页 |
| 3.6 小结 | 第27-29页 |
| 第4章 折叠插值模数转换器的架构和关键电路的设计 | 第29-55页 |
| 4.1 折叠插值模数转换器整体架构概述 | 第29页 |
| 4.2 跟踪保持放大器 | 第29-34页 |
| 4.2.1 跟踪保持放大器的误差分析 | 第30-32页 |
| 4.2.2 跟踪保持放大器的设计 | 第32-33页 |
| 4.2.3 跟踪保持放大器的仿真结果 | 第33-34页 |
| 4.3 折叠参考电压产生电路 | 第34-36页 |
| 4.4 前置放大器 | 第36-42页 |
| 4.4.1 前置放大器的带宽分析 | 第36-37页 |
| 4.4.2 前置放大器的失配分析 | 第37-38页 |
| 4.4.3 电阻均值技术 | 第38-40页 |
| 4.4.4 边界效应及边界电路设计 | 第40-42页 |
| 4.5 折叠插值电路 | 第42-48页 |
| 4.5.1 折叠电路失配分析 | 第42-44页 |
| 4.5.2 插值电路的幅度失配 | 第44-45页 |
| 4.5.3 插值电路的插值误差 | 第45-47页 |
| 4.5.4 折叠插值电路的带宽分析 | 第47-48页 |
| 4.6 高速动态比较器 | 第48-52页 |
| 4.6.1 高速动态比较器的原理 | 第48-49页 |
| 4.6.2 SA动态比较器的改进 | 第49-51页 |
| 4.6.3 SA动态比较器的失配分析 | 第51-52页 |
| 4.7 数字电路部分 | 第52-54页 |
| 4.7.1 火花码消除电路 | 第52-53页 |
| 4.7.2 ROM编码电路 | 第53-54页 |
| 4.8 小结 | 第54-55页 |
| 第5章 折叠插值模数转换器的版图设计 | 第55-65页 |
| 5.1 版图设计规则 | 第55页 |
| 5.2 闩锁效应和天线效应 | 第55-56页 |
| 5.3 版图设计方法 | 第56-57页 |
| 5.3.1 匹配性设计 | 第56-57页 |
| 5.3.2 模数混合设计 | 第57页 |
| 5.4 关键路径的布局布线 | 第57-60页 |
| 5.5 关键电路和整体版图设计 | 第60-62页 |
| 5.6 后仿真结果验证 | 第62-65页 |
| 5.7 小结 | 第65页 |
| 第6章 高速模数转换器的测量方案 | 第65-73页 |
| 6.1 高速模数转换器测量平台的实现 | 第66-67页 |
| 6.2 高速模数转换器性能参数的测量算法 | 第67-69页 |
| 6.3 高速模数转换器测量过程及结果展示 | 第69-73页 |
| 6.4 小结 | 第73页 |
| 第7章 总结和展望 | 第73-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 攻读硕士学位期间发表论文 | 第82页 |
