首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

片上网络中拥塞感知的高效通信方法研究

致谢第7-8页
摘要第8-9页
ABSTRACT第9-10页
第一章 绪论第15-23页
    1.1 片上网络第15-18页
        1.1.1 片上网络的研究背景第15-16页
        1.1.2 片上网络的发展和动机第16-17页
        1.1.3 容错路由算法的国内外研究现状第17-18页
    1.2 三维片上网络第18-21页
        1.2.1 3DNoC的背景介绍第18-19页
        1.2.2 非全互连3DNoC的研究动机第19-20页
        1.2.3 非全互连的3DNoC研究现状第20-21页
    1.3 拥塞的引入第21-22页
    1.4 本文主要研究内容第22页
    1.5 论文结构第22-23页
第二章 NOC中路由器架构第23-31页
    2.1 NoC通信架构概述第23-24页
    2.2 NoC中的路由器结构第24-26页
        2.2.1 传统带VC的路由器第24-25页
        2.2.2 3DNoC中的路由器第25-26页
    2.3 路由器流控第26-27页
    2.4 容错路由算法简介第27页
        2.4.1 确定性路由算法第27页
        2.4.2 适应性路由算法第27页
    2.5 仲裁器概述第27-29页
        2.5.1 令牌环仲裁器第28页
        2.5.2 先来先服务仲裁器第28-29页
    2.6 TSV简介第29-30页
    2.7 本章小结第30-31页
第三章 针对路径故障与局部拥塞的NOC容错路由算法第31-45页
    3.1 相隔节点间路径故障模型第31-33页
    3.2 拥塞模型第33-34页
    3.3 容错路由算法第34-38页
        3.3.1 算法设计第34-36页
        3.3.2 实例分析第36-38页
    3.4 死锁与活锁分析第38页
    3.5 实验第38-44页
        3.5.1 网络性能第38-42页
        3.5.2 性能分析第42页
        3.5.3 面积开销和功耗分析第42-44页
    3.6 总结第44-45页
第四章 一种可复用仲裁器的TSV可重配置的高效通信方法第45-57页
    4.1 路由器架构和仲裁器设计第45-48页
        4.1.1 路由器架构第45-47页
        4.1.2 仲裁器设计第47-48页
    4.2 TSV高效通信第48-52页
        4.2.1 可配置的TSV架构第48-50页
        4.2.2 Control Module的详细设计第50-52页
        4.2.3 关键路径的优化第52页
    4.3 实验分析第52-56页
        4.3.1 网络性能第53-55页
        4.3.2 面积开销和功耗分析第55-56页
    4.4 总结第56-57页
第五章 总结与展望第57-59页
    5.1 论文工作总结第57-58页
    5.2 未来展望第58-59页
参考文献第59-63页
攻读硕士学位期间的学术活动及成果情况第63页

论文共63页,点击 下载论文
上一篇:外场对InPBi低维半导体结构中激子态的影响
下一篇:乡镇文体站体育公共服务职能履行情况的调查分析--以湖北省松滋市为例