| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究目的与意义 | 第17-18页 |
| 1.2 国内外研究动态 | 第18-19页 |
| 1.2.1 低功耗SAR ADC | 第18页 |
| 1.2.2 高速SAR ADC | 第18-19页 |
| 1.3 论文结构安排 | 第19-21页 |
| 第二章 SAR ADC概述 | 第21-27页 |
| 2.1 SAR ADC的工作原理 | 第21-23页 |
| 2.2 主要性能参数 | 第23-25页 |
| 2.2.1 静态性能参数 | 第23-24页 |
| 2.2.2 动态性能参数 | 第24-25页 |
| 2.3 小结 | 第25-27页 |
| 第三章 SAR ADC的关键技术 | 第27-45页 |
| 3.1 采样/保持电路 | 第27-31页 |
| 3.1.1 采样/保持电路原理 | 第27-29页 |
| 3.1.2 孔径误差（Aperture Error） | 第29页 |
| 3.1.3 沟道电荷注入效应 | 第29-30页 |
| 3.1.4 时钟馈通效应 | 第30页 |
| 3.1.5 栅压自举开关 | 第30-31页 |
| 3.2 数模转换器(DAC) | 第31-33页 |
| 3.2.1 分压型DAC | 第31-32页 |
| 3.2.2 电流导引型DAC | 第32-33页 |
| 3.2.3 电荷比例型DAC | 第33页 |
| 3.3 电容开关时序 | 第33-39页 |
| 3.3.1 传统开关时序 | 第34-35页 |
| 3.3.2 单调开关时序 | 第35-36页 |
| 3.3.3 VCM-based开关时序 | 第36-38页 |
| 3.3.4 开关时序功耗仿真 | 第38-39页 |
| 3.4 比较器 | 第39-42页 |
| 3.4.1 比较器的静态特性 | 第39-40页 |
| 3.4.2 比较器的动态特性 | 第40页 |
| 3.4.3 开环比较器 | 第40-41页 |
| 3.4.4 可再生比较器 | 第41页 |
| 3.4.5 预放大再生比较器 | 第41-42页 |
| 3.5 SAR控制逻辑 | 第42-44页 |
| 3.6 小结 | 第44-45页 |
| 第四章 一种10位 100MS/s 0.18μm SAR ADC | 第45-65页 |
| 4.1 10 位SAR ADC整体结构 | 第45-46页 |
| 4.2 基于电容拆分技术的开关时序 | 第46-50页 |
| 4.2.1 开关时序 | 第46-48页 |
| 4.2.2 开关能量和线性度分析 | 第48-50页 |
| 4.2.3 单位电容值的选取 | 第50页 |
| 4.3 栅压自举开关 | 第50-52页 |
| 4.4 两级全动态比较器 | 第52-57页 |
| 4.4.1 比较器的等效输入噪声 | 第53-55页 |
| 4.4.2 比较器的失调误差 | 第55-57页 |
| 4.5 SAR控制逻辑 | 第57-60页 |
| 4.5.1 数字码锁存器 | 第57-59页 |
| 4.5.2 控制信号产生电路 | 第59-60页 |
| 4.6 SAR ADC整体电路仿真结果分析 | 第60-63页 |
| 4.7 小结 | 第63-65页 |
| 第五章 SAR ADC的版图设计与芯片测试 | 第65-71页 |
| 5.1 版图设计 | 第65-67页 |
| 5.1.1 整体版图设计 | 第65-66页 |
| 5.1.2 电容DAC的版图设计 | 第66-67页 |
| 5.1.3 比较器的版图设计 | 第67页 |
| 5.2 芯片测试 | 第67-70页 |
| 5.3 小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 工作总结 | 第71页 |
| 6.2 未来展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |