| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 短波通信概述 | 第16-17页 |
| 1.2 短波通信中的关键技术 | 第17-18页 |
| 1.3 研究背景 | 第18-19页 |
| 1.4 研究内容与章节安排 | 第19-20页 |
| 第二章 短波多通道业务处理单元数字话波形设计 | 第20-40页 |
| 2.1 帧结构设计 | 第20-22页 |
| 2.2 波形设计中的关键技术 | 第22-33页 |
| 2.2.1 FEC编码 | 第22-25页 |
| 2.2.2 FEC译码 | 第25-28页 |
| 2.2.3 交织技术 | 第28-29页 |
| 2.2.4 训练序列 | 第29-30页 |
| 2.2.5 加扰 | 第30-31页 |
| 2.2.6 符号映射与调制 | 第31-33页 |
| 2.3 仿真测试与结果分析 | 第33-40页 |
| 第三章 基于喷泉码的短波数据传输仿真 | 第40-58页 |
| 3.1 喷泉码的研究背景及意义 | 第40-41页 |
| 3.2 LT码的编码原理 | 第41-43页 |
| 3.3 LT码的译码原理 | 第43-46页 |
| 3.3.1 删除信道中LT码的译码原理 | 第43-44页 |
| 3.3.2 噪声信道中LT码的译码原理 | 第44-46页 |
| 3.4 LT编码中使用的度分布 | 第46-48页 |
| 3.4.1 理想孤波分布 | 第46页 |
| 3.4.2 鲁棒孤波分布 | 第46-48页 |
| 3.5 Raptor码的编译码原理 | 第48-49页 |
| 3.5.1 Raptor码的编码原理 | 第48页 |
| 3.5.2 Raptor码的译码原理 | 第48-49页 |
| 3.6 喷泉码用于短波数据传输系统的仿真 | 第49-58页 |
| 3.6.1 ARQ技术 | 第49-51页 |
| 3.6.2 使用喷泉码代替ARQ技术 | 第51-53页 |
| 3.6.3 仿真结果以及方案对比分析 | 第53-58页 |
| 第四章 短波多通道业务处理单元硬件设计与实现 | 第58-68页 |
| 4.1 短波多通道业务处理单元硬件设计框架 | 第58-59页 |
| 4.2 TMS320C6748芯片及主要集成外设的配置 | 第59-65页 |
| 4.2.1 TMS320C6748芯片结构 | 第59-60页 |
| 4.2.2 PLLC | 第60-61页 |
| 4.2.3 GPIO与中断 | 第61-63页 |
| 4.2.4 Mc BSP | 第63-64页 |
| 4.2.5 UART | 第64-65页 |
| 4.3 FPGA及其实现的功能 | 第65页 |
| 4.4 其他硬件 | 第65-68页 |
| 4.4.1 TLV320C3106 | 第65-67页 |
| 4.4.2 DDR2 | 第67-68页 |
| 第五章 短波多通道业务处理单元软件设计与实现 | 第68-84页 |
| 5.1 CCS仿真工具简介 | 第68-69页 |
| 5.2 软件管理模块的实现 | 第69-77页 |
| 5.2.1 主处理器DSP主程序 | 第69-71页 |
| 5.2.2 主处理器定时器中断 0 | 第71-73页 |
| 5.2.3 3G异频同步快速建链的软件实现 | 第73-76页 |
| 5.2.4 数据传输中的ARQ协议 | 第76-77页 |
| 5.3 接口协议 | 第77-81页 |
| 5.3.1 DSP与上位机之间的接口协议 | 第77-79页 |
| 5.3.2 DSP与电台之间的接口协议 | 第79-80页 |
| 5.3.3 主处理器DSP与协处理器DSP间的接口协议 | 第80-81页 |
| 5.4 综合业务处理单元测试结果 | 第81-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 参考文献 | 第86-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |