高分辨率机载SAR两维自聚焦处理及FPGA实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 缩略词 | 第11-13页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 研究历史与现状 | 第14-17页 |
| 1.2.1 自聚焦技术发展概述 | 第14-16页 |
| 1.2.2 基于FPGA的SAR信号处理 | 第16-17页 |
| 1.3 本文内容及结构安排 | 第17-18页 |
| 第二章 自聚焦算法研究 | 第18-36页 |
| 2.1 引言 | 第18页 |
| 2.2 相位梯度自聚焦 | 第18-22页 |
| 2.2.1 SAR图像信号模型 | 第18-19页 |
| 2.2.2 PGA算法原理及步骤 | 第19-21页 |
| 2.2.3 实测数据处理结果与分析 | 第21-22页 |
| 2.3 多子孔径自聚焦 | 第22-28页 |
| 2.3.1 子孔径低阶相位误差 | 第22-23页 |
| 2.3.2 相位误差拼接 | 第23页 |
| 2.3.3 利用MD算法估计线性分量 | 第23-26页 |
| 2.3.4 实测数据处理结果 | 第26-28页 |
| 2.4 基于先验知识的两维自聚焦算法 | 第28-33页 |
| 2.4.1 极坐标格式算法 | 第28-30页 |
| 2.4.2 残留误差分析 | 第30-31页 |
| 2.4.3 两维自聚焦处理 | 第31-32页 |
| 2.4.4 实测数据处理结果 | 第32-33页 |
| 2.5 分块自聚焦 | 第33-35页 |
| 2.5.1 图像划分 | 第34页 |
| 2.5.2 图像拼接 | 第34-35页 |
| 2.6 本章小结 | 第35-36页 |
| 第三章 基于FPGA的算法实现 | 第36-63页 |
| 3.1 自聚焦处理方案与总体设计 | 第36-38页 |
| 3.1.1 两维自聚焦处理方案的拟定 | 第36-37页 |
| 3.1.2 FPGA实现的总体框架 | 第37-38页 |
| 3.2 自聚焦算法处理单元设计 | 第38-50页 |
| 3.2.1 PGA算法模块 | 第38-42页 |
| 3.2.2 互相关模块 | 第42-44页 |
| 3.2.3 相位拼接 | 第44页 |
| 3.2.4 Sinc插值模块 | 第44-49页 |
| 3.2.5 算法处理主控制模块 | 第49-50页 |
| 3.3 基于DDR3的数据存储与转置 | 第50-61页 |
| 3.3.1 外部存储介质的选择 | 第51页 |
| 3.3.2 DDR3 SDRAM简介 | 第51-52页 |
| 3.3.3 内存控制器 | 第52-54页 |
| 3.3.4 用户接口设计 | 第54-60页 |
| 3.3.5 数据读写控制模块 | 第60-61页 |
| 3.4 参数配置模块 | 第61-62页 |
| 3.5 本章小节 | 第62-63页 |
| 第四章 系统验证与数据分析 | 第63-73页 |
| 4.1 硬件平台简介 | 第63-64页 |
| 4.2 系统的验证方案 | 第64-70页 |
| 4.2.1 数据通信模块 | 第64-69页 |
| 4.2.2 验证系统整体框图 | 第69-70页 |
| 4.3 实验结果与分析 | 第70-72页 |
| 4.3.1 实测数据处理结果分析 | 第70-71页 |
| 4.3.2 处理效率与资源分析 | 第71-72页 |
| 4.4 本章小节 | 第72-73页 |
| 第五章 结束语 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-80页 |
| 在学期间的研究成果及发表的学术论文 | 第80页 |
